[发明专利]半导体晶片及其制造方法以及半导体器件及其制造方法

说明书

技术领域

本发明涉及在埋置绝缘膜上有有源层的半导体晶片和使用该半导体晶片的半导体器件，尤其涉及根据半导体元件的用途有源层的厚度不同，在未形成埋置绝缘膜的体区也形成半导体元件的SOI器件。

背景技术

随着近年来信息携带设备的快速普及，对高速动作且低消耗功率的半导体器件的需求增多。为实现这样的器件，系统设计、电路设计的方法以及器件结构改善的方法非常重要。

衬底结构为体硅衬底时，负载电容的降低并且电源电压的降低在低消耗功率方面有效，但反过来，导致速度性能的明显降低。因此，对可高速动作又兼有低消耗功率的绝缘体基外延硅(SOI)衬底的期望增高。这种对二者的同时满足通过降低器件与衬底之间或布线与衬底之间的寄生电容实现。

SOI衬底具有在绝缘层上形成有单晶硅(Si)层的衬底结构(后面叫作“SOI结构”)。SOI结构由于降低结电容和衬底偏置效果，从而不恶化速度性能。同时，SOI结构可通过电源电压的低电压化进行低消耗功率的动作。SOI晶片的制造中，一般采用键合(晶片键合)法或注氧隔离(SIMOX)法。键合法是经氧化膜将Si衬底彼此键合的方法。SIMOX法是将氧离子注入Si衬底后进行热处理，在Si衬底内部形成埋置氧化膜的方法。

SOI衬底上形成的半导体元件(SOI器件)形成在埋置氧化膜上配置的单晶硅层上。该单晶硅层(有源层)的膜厚根据SOI器件的用途分别使用。例如，组合了低消耗功率和高速动作的CMOS器件中使用膜厚为50～100nm左右的有源层。另一方面，高耐压器件中，使用膜厚几个微米的有源层。

保护二极管具有经衬底将从连接管脚侵入的过电流释放到装置外部而保护内部电路的用途。对于具有这种用途的保护二极管而言，SOI衬底的埋置氧化膜无用或造成障碍。对于保护二极管而言，反而体硅衬底比SOI衬底更合适。

但是，上述的SOI晶片的制造方法中，埋置氧化膜在晶片的整个面上在相同条件下形成。因此，埋置氧化膜埋置在距晶片表面相同的深度，有源层的厚度在晶片整个面内一定。从而在一个SOI衬底上难以混装不同用途的SOI器件。

发明内容

本发明的第一特征是一种半导体晶片，包括由具有平坦表面的单晶硅构成的半导体衬底、第一元件形成区域、第二元件形成区域、和第三元件形成区域。第一元件形成区域具有从半导体衬底表面埋入到规定深度处的第一埋置绝缘膜。第二元件形成区域具有从半导体衬底表面埋入到比第一埋置绝缘膜浅的位置处的第二埋置绝缘膜。第三元件形成区域从半导体衬底表面到与该表面相反的背面由单晶硅构成。

本发明的第二特征是一种半导体晶片的制造方法，准备由具有平坦表面的单晶硅构成的半导体衬底；在表面上形成在第一元件形成区域中有开口的第一耐离子注入膜；经第一耐离子注入膜将氧离子选择地注入到第一元件形成区域的规定深度处；在表面上形成在第二元件形成区域中有开口的第二耐离子注入膜；经第二耐离子注入膜将氧离子选择地注入到第二元件形成区域的比第一元件形成区域浅的位置处；加热半导体衬底使注入的氧原子和硅原子起反应。

本发明的第三特征是一种半导体器件，包括：由具有平坦表面的单晶硅构成的半导体衬底、第一元件形成区域、第二元件形成区域、第三元件形成区域和在第一到第三元件形成区域的每一个上形成的用途不同的半导体元件。第一元件形成区域具有从半导体衬底表面埋入到规定深度处的第一埋置绝缘膜。第二元件形成区域具有从半导体衬底表面埋入到比第一埋置绝缘膜浅的位置处的第二埋置绝缘膜。第三元件形成区域从半导体衬底表面到与该表面相反的背面由单晶硅构成。

本发明的第四特征是一种半导体器件的制造方法，准备具有平坦表面的半导体衬底；在表面上形成在第一元件形成区域中有开口的第一耐离子注入膜；经第一耐离子注入膜将氧离子选择地注入到第一元件形成区域的规定深度处；在表面上形成在第二元件形成区域中有开口的第二耐离子注入膜；经第二耐离子注入膜将氧离子选择地注入到第二元件形成区域的比第一元件形成区域浅的位置处；加热半导体衬底使注入的氧原子和硅原子起反应；在第一和第二元件形成区域以及从表面到与该表面相反的背面由单晶硅构成的第三元件形成区域上分别形成用途不同的半导体元件。

附图说明

图1是表示第一实施例的半导体晶片的剖面图，扩大表示形成半导体元件的半导体晶片表面的一部分；

图2A和图2B是表示图1所示的半导体晶片的制造方法的主要制造工序的剖面图，表示与图1所示的半导体晶片的剖面图对应的剖面图结构；

图3是表示第二实施例的半导体器件的剖面图，扩大表示形成半导体元件的半导体晶片表面的一部分；