[发明专利]布线图形的布局方法、半导体器件及图形的光学修正方法

说明书

技术领域

本发明涉及用CAD进行的布线图形自动布局方法、用该自动设计方法制造的半导体集成电路和记录自动设计程序的记录媒体。

背景技术

随着电路归因于LSI技术的进步而大规模化，电路的布局设计量和掩模的设计工程也变得庞大起来。于是，作为可以有效地利用计算机的逻辑设计方法，人们在进行用CAD(计算机辅助设计)施行的布局设计。

伴随着近些年来电路的微细化，布线电阻自不待言，对于把不同层的布线间连接起来的通孔接触的电阻，也已变成为在决定芯片的性能方面应当考虑的重要因素。通孔接触用的掩模具有纵横比(长边/短边比)大体上为1的矩形形状的接触平面图形，在各种布线用的掩模中是最微细的图形。此外，是光刻的工艺裕度比较小的部位，是决定光刻加工精度的部位。作为用来保证这种微细形状曝光后的复制图形精度的一种方法，虽然有使在光刻中使用的光源进一步短波长化的方法，但是曝光光源的短波长化并不一定能够追随得上年年加速的器件的微细化。

于是，尽可能地使用现行的曝光装置，而且确保恰好可以保证光刻精度的通孔接触的截面面积的通孔设计就变得重要起来。

此外，若使用现如今的微细加工，为了对曝光处理后的通孔周围的加工尺寸进行补偿，就要施行叫做OPC(光学邻近修正)的光学修正处理以进行设计图形数据的修正。具体地说，如图1A所示，以CAD方式布局图形时，虽然把通孔接触图形1301设定在2条布线图形M1、M2相交的终端部分处，但是若使用根据该设计图形制成的掩模实际进行曝光，则如图1B所示，复制到晶片上边的通孔接触图形1303将遗憾地缩小。该缩小现象，在决定掩模加工精度的光刻相对工艺裕度低的情况下特别显著，与设计图形比较，复制到晶片上边的图形显著地缩小。为此，不仅通孔电阻会增高，电路性能会劣化，在最坏的情况下，还会造成因电迁移耐性恶化引起的断线。

发明内容

本发明的形态1的布线图形布局方法，生成在第1方向上延伸的线宽为W的第1布线图形，生成在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形，使得其终端部分在上述第1布线图形的终端部分处结束，把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，生成L形延长部分，生成使上述第1和第2布线图形彼此重叠的重叠区域，在上述重叠区域上，生成长方形的通孔图形。

本发明的形态1的半导体器件，包括：衬底；在上述衬底上的第1层间绝缘膜；在上述第1层间绝缘膜上边在第1方向上延伸且具有第1终端区域的线宽为W的第1金属布线；被覆上述第1金属布线和第1层间绝缘膜的第2层间绝缘膜。此外，还具有：在上述第2层间绝缘膜上边，在与上述第1金属布线正交的方向上延伸且具有与上述第1金属布线的第1终端部分彼此重叠的长度为2W以上5W以下的L形弯曲区域的第2金属布线；贯通上述第2层间绝缘膜，把上述第1金属布线的上述第1终端部分和上述第2金属布线的L形弯曲区域连接起来的通孔接触。

本发明的形态1的计算机可读记录媒体，记录使自动布局装置动作的程序。该程序使自动布局装置生成在第1方向上延伸的线宽为W的第1布线图形，生成在与上述第1布线图形正交的方向上延伸的线宽为W的第2布线图形，使得其终端部分在上述第1布线图形的终端部分处结束，把上述第1或第2布线图形中的任何一方的终端部分弯曲成直角，延长为2W以上5W以下的长度，使之生成上述第1布线图形和上述第2布线图形彼此重叠的重叠区域，在上述重叠区域上生成纵横比为2以上5以下的长方形的通孔图形。

本发明的形态2的布线图形的光学修正方法，生成在第1方向上延伸的第1布线图形，生成对于上述第1布线图形斜向延伸的第2布线图形，使得第2布线图形的终端部分与第1布线图形的终端部分彼此重叠，在上述第1布线图形和第2布线图形彼此重叠的终端部分上，特别指定以上述第1布线图形的长边方向的中心线和第2布线图形的长边方向的中心线的交点为中心的平行四边形的重叠区域，在上述平行四边形的重叠区域之内，在沿着上述第1布线图形的两边的外侧和沿着上述斜向方向的第2布线图形的两边的外侧，生成在同一方向上扩展的扩张区域，把上述第2布线图形和上述扩张区域合并起来生成合并图形，沿着上述同一方向把上述合并图形分割成多个区域。