[发明专利]缓冲控制装置及其管理方法

说明书

技术领域

本发明系有关于一种缓冲控制装置(Buffer controller)及其管理方法，进一步地说明，本发明系一种利用新颖的链结结构(Linked Structure)来管理缓冲暂存器(Buffers)的配置与释回的缓冲控制装置及其缓冲暂存器管理方法。

背景技术

请参阅图1所示，为缓冲记忆体与控制器连接方块图。通常，控制器与装置连接间设有一缓冲记忆体30，以作为资料存取时的缓冲与管理，缓冲记忆体30可为一同步动态随机存取记忆体(Synchronous Dynamic Random AccessMemory；SDMM)、一静态随机存取记忆体(Static Random Access Memory；SMM)或是一动态随机存取记忆体(Dynamic Random Access Memory；DMM)；其控制器10与缓冲记忆体30间尚连接有一缓冲控制装置20，系做为协助控制器10和缓冲记忆体30间资料存取的管理，以提升资料处理的效率。

请参阅图1所示，为习知利用链结串列方式(Linked List)的缓冲器管理示意图。当开始初始化时，由一指标器40指向缓冲记忆体30内第一个未使用缓冲暂存器30.0001，而未使用缓冲暂存器30.0001至30.2048形成链结串列结构，即缓冲暂存器30.0001利用其连结节点30.0002，而缓冲暂存器30.0002的连结节点则指向30.0003，如此；接续指向缓冲暂存器30.2048为止，而最后缓冲暂存器30.2048的连结节点则指向无效(Null)，代表此串列的结束。请配合参阅图3，显示图2的缓冲器管理所实施缓冲控制装置的硬体示意图。缓冲控制装置20内设有一指标器40，用以记录第一个未使用缓冲暂存器的位址30.0001。当一开始时，指标器40指向缓冲暂存器30.0001，若缓冲暂存器30.0001至30.0003被连续存入资料时，则该指标器40便需要读取缓冲暂存器30.0003的连结节点以改变其内容值而指向30.0004；之后，若缓冲暂存器30.0001至30.0003使用完毕，则缓冲控制装置20应将该用毕的缓冲暂存器30.0001至30.0003逐一释回(free)链结至串列的最前端，意即将缓冲暂存器30.0003的连结节点必须改变记录而指向原指标器40中所记录的未使用缓冲暂存器30.0004，再将于标器40指向释回的缓冲暂存器30.0003，接着逐一释回缓冲暂存器30.0002至30.0001，方可完成链结。由此可见，虽是单纯释回缓冲暂存器，却牵涉到复杂的硬体运作，且需回报给缓冲控制装置20知道释回缓冲暂存器的第一位址(First address)、第二位址(second address)以及区隔段长度(segment Counter)等资讯供指标器40定位使用，但这些资讯皆需要占据记忆体空间，若大量的传输资料，会造成SRAM的负载(Loading)增加。再者，缓冲控制装置20仅设一指标器40，使配置动作与释回动作皆从串列的最前端进行会抢用该指标器40，而影响缓冲控制装置20对缓冲暂存器的管理效率。

若以交换控制器为例，通常缓冲记忆体系以缓冲暂存器为单位来分派记忆体，而各缓冲暂存器的大小可以依照不同应用而定。该缓冲暂存器一般容量系以128bytes为主；以乙太网路封包而言，其传输最大封包长度可至1522bytes，而最小长度也要64bytes，故在一个区隔段内可能要配置到12个缓冲暂存器来做为封包传输及接收的储存器，并利用其静态随机存取记忆体的高速传输特性做为中央处理器与动态随机存取记忆体间的沟通桥梁，以加速传输率，但是若交换控制器连续接收最大乙太网路封包时，即需要使用快取记忆体来做有效缓和串列链结的负荷，可是由于快取记忆体数量有限，在这种情况下串列链结的负载仍然很重，且缓冲暂存器归还的速度很慢，故需要寻求另一更有效的管理方法来因应目前日趋追求快速的网路社会。

发明内容

本发明的主要目的系提供一种缓冲控制装置，以新颖的链结结构管理缓冲暂存器的配置与释回，以改善缓冲记忆体存取效率并简化硬体架构的设计。