[发明专利]集成电路封装及其制作工艺

说明书

技术领域

本发明是有关于一种集成电路(Integrated Circuit，IC)封装及其制作工艺，且特别是有关于一种以增层电路(Build-Up Circuit)取代公知的基板(Substrate)的集成电路封装及其制作工艺。

背景技术

近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新。然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利的使用。电子产品的制造一直到完成，集成电路(IC)封装扮演着相当重要的角色，而集成电路(IC)封装的型态有多种，比如是双边引脚封装(DualIn-line Package，DIP)的形式、球格数组(Ball Grid Array，BGA)的封装形式、贴带自动接合(Tape Automatic Bonding)封装形式等，每种封装形式均具有其特殊性。

球格数组式(Ball Grid Array，BGA)封装利用焊球(Solder Ball)布满整个基板(Substrate)的底面积的方式，来取代传统的金属导线架(Lead frame)的引脚。其以打线(Wire Bonding)或覆晶(Flip Chip)的方式，将芯片的接点连接至基板上的接点，并利用基板的内部绕线将接点分散至基板表面，再通过导孔(via)连接到基板底面，最后将焊球分别植接(Planting)基板底面的接点。由于球格数组式封装可利用整个基板的底面积作为接点的布置，故具有高脚数(High PinCount)的优势。此外，在回焊(Reflow)作业时，焊球熔解后的表面张力可产生自我校准(Self Alignment)的现象，故焊球的对位精度要求不高，再加上接合强度好、优良的电气特性，使得球格数组式封装成为目前集成电路(IC)封装的主流之一。

请参考图1，其为公知的一种球格数组式封装的剖面图。球格数组式封装100将芯片200的背面贴附于基板110之上，并以打线(WireBonding)方式所形成的导线120，使得芯片200的焊垫(die pad)202与基板110的接点112相电性连接，接着以封装材料130包覆芯片200、导线120及接点112，再分别将焊球(solder ball)140植接于基板110的焊球垫114上，使得芯片200可依序透过导线120、基板110的内部线路116及焊球140，而与外界电路相电性连接。

另请参考图2，其为公知的另一种球格数组式封装的剖面图。与图1不同的是，球格数组式封装101利用覆晶(Flip Chip，F/C)的方式，先分别在芯片200的焊垫202上形成凸块(bump)204，并以凸块204直接接合于基板110的接点112，使得芯片200可依序透过凸块204、基板110的内部线路116及焊球140，而与外界电路相电性连接。

然而，公知的球格数组式封装中，若利用导线(wire)来连接芯片的焊垫至基板的接点，由于导线的电性阻抗(impedance)较高，将造成信号的时间延迟(time delay of signals)而降低芯片的性能(performance)。此外，若以覆晶的方式来连接芯片的焊垫至基板的接点，则必须额外在芯片的焊垫上形成凸块，并与基板的接点精确对位后相接合，如此将增加制作工艺步骤，而提高制造成本。

另外，在球格数组式封装中，由于欲封装的芯片均属于高脚数的芯片，因此无论是利用打线的方式，或是以覆晶的方式来电性连接芯片焊垫与基板的接点，均须使用具有微间距(Fine Pitch)接点的基板，才能符合高脚数芯片的要求。传统印刷电路板(Printed Circuit Board，PCB)的线宽(trace width)约为100微米，而接点与接点的间距(pitch)约为800～1200微米之间，然而，球格数组式封装所使用的微间距接点的基板，其线宽约为30微米，而焊垫与焊垫的间距约为150微米。因此与传统印刷电路板相较之下，此类微间距接点的基板制造成本较高，约略占球格数组式封装制造成本的至少二成以上，而适用于覆晶的封装基板其制造成本则更加昂贵。

发明内容

本发明的目的在于提供一种集成电路封装及其制作工艺，其可省略公知的基板及其与芯片之间的连接制作工艺，例如打线或覆晶制作工艺，同时符合原先应用于基板的接点间距，故可降低集成电路的封装成本，并可大幅提升芯片的运作效能，以及加速封装结构的散热速率。此外，在没有覆晶凸块的局限之下，芯片的运作效能将更容易提升。