[发明专利]复合电子元件和生产该元件的方法

说明书

                          发明的背景

1.发明的领域

本发明涉及包括诸如电容、电感和其它元件的电子元件和生产这种复合电子元件的方法。

2.相关工艺的描述

图11所示为相关工艺的传统高频复合电子元件，在其中，电子元件9被安装在包括诸如电容和电感等电路元件的叠片型基片1上，而且金属容器7与它们结合。接地外部电极4和输入输出外部电极5被分别安置在叠片型基片1的侧面2和3上(及在对面上)。金属容器7的终端8被焊接在接地外部电极4上。

正如本发明在批号为6-96992的日本未审查专利申请出版物的申请所描述的，如图12所示，注满传导的成分(导电胶)4′和5′的通路孔11和12沿着切割线A和B在未加工的母体的陶瓷叠片10中形成(在下文中，被称作通路孔的注满过程)。母体叠片沿着切割线A和B切割，由此导电部分4′和5′被暴露在侧面2和3上。

然而，通路孔11分别有一个大的拉长的矩形截面。相应地，看趋势导电胶不够注满通路孔11。从而，存在导电胶被断开，通过烧制形成无效的接地外部电极4，而且外部电极4同内部电路元件和金属容器的终端8的电连接的可靠性显得不足，于是便产生了危险。

作为解决上述问题的对策，进行了一种尝试，增加导电胶注入的次数。这也会产生麻烦，因为导电胶注入得过剩，由于导电胶和陶瓷片的烧制收缩率间的差异，在外部电极4内形成了裂缝。

此外，具有拉长矩形截面的通路孔11也有问题，因为不可避免地，外部电极4和陶瓷未加工叠片的接触面积很小，从而结合力很低。

                          发明概括

为了克服上述的问题，本发明的实施例提供了复合电子元件，它安装了具有高可靠性电子连接和优良结合力可连接陶瓷金属的外部电极。实施例还提供了生产这种新颖复合电子元件的方法。

根据本发明的较佳实施例，复合电子元件包括含有多个同介于绝缘片之间的内部电路元件一起被层叠的绝缘片的叠片，电路上同内部电路元件连接且被安置在叠片侧面的外部电极，被排列来覆盖叠片上表层至少一部分且具有电路上同外部电极连接的终端的金属容器，外部电极被这样排列，在叠片至少一个侧面上提供了多个外部电极，而且在电路上同金属容器同一终端连接。

在本发明实施例的复合电子元件中，较佳地，外部电极由导体材料组成，用来形成安置在形成于绝缘片中的多个通路孔之中的导电部分。通路孔的横截面并非是相关工艺中的拉长矩形，取而代之的可以较佳地为近似的四边形、近似的圆形，或近似的椭圆形。通过提供适当的导电部分的量，通路孔中导电部分的断开和裂缝的形成可被避免，而且通过这个方法，电连接已很大程度地提高了可靠性。此外，外部电极和未加工叠片间的接触面积增加了，外部电极的结合力也很大程度地提高了。

多个外部电极可以被排列成在叠片层叠方向上近似互相平行，而且可以通过叠片中按照基本垂直于层叠方向延伸而排列的导电部分在电路上互相连接。从而，外部电极的表面积增加了，且连接到金属容器的终端的接触面积也增加了。连接的可靠性也因此大幅度提高了。导电部分可以放置成同叠片增加的表面相接触的位置。相应地，外部电极和金属容器终端间连接的可靠性也大幅度地提高了，此外，外部电极和封装基片的焊点能被可靠地焊接。

根据本发明的另一个较佳实施例，生产复合电子元件的方法包括沿着母片上的切割线在母片上形成通路孔的步骤，具有用于与内部电路元件电连接的导电胶的通路孔层叠将内部电路元件插于其间的多个母片，沿着切割线切割母片的叠片，使施加在通路孔中的多个焊接的胶体成分暴露在形成外部电极的叠片的至少一个侧面上；连接多个相同侧面上的外部电极和覆盖叠片的上表面至少一部分的金属容器的相同终端。

根据本发明较佳实施例中生产复合电子元件的方法，外部电极较佳地是通过施加多个通路孔中的导电胶来形成的。通路孔的横截面并非是相关工艺中的拉长的矩形，而可以是近似四边形、近似圆形或近似椭圆。通过提供适量的胶体成分，通路孔中胶体成分的断开和可能发生在烧制中的裂缝的形成能够可靠地避免，因此，电连接具有大幅度改进的可靠性。此外，外部电极和叠片间的接触面积也增加得很多，同时外部电极的结合力也大幅度地提高了。

本发明其它的特征、要素、特性和优势将从随后对较佳实施例的详细描述中变得更加明显，可参考所附的图纸。

                         附图说明

图1是根据本发明第一较佳实施例的复合电子元件的透视图；