[发明专利]半导体装置及其制造方法无效
申请号: | 02120640.6 | 申请日: | 2002-03-28 |
公开(公告)号: | CN1381890A | 公开(公告)日: | 2002-11-27 |
发明(设计)人: | 堤香里;福原成太;江泽弘和 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L23/52 | 分类号: | H01L23/52;H01L23/532;H01L21/768 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 罗亚川 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1、一种半导体装置,其特征在于具备:
半导体衬底;
包括在上述半导体衬底的上方形成并含有第1导电型杂质的第1多晶硅膜,和第1多晶硅膜上形成并含有Co、Ni和Pd的至少一种的第1硅化物膜的第1布线;
包括在上述半导体衬底的上方形成并与上述第1多晶硅膜连接的、含有第2导电型杂质的第2多晶硅膜,和第2多晶硅膜上形成并含有Co、Ni和Pd的至少一种的第2硅化物膜的第2布线;以及
具有跟上述第1多晶硅膜与第2多晶硅膜的边界区域对应的部分,并连接到上述第1硅化物膜和第2硅化物膜的导电连接部。
2、根据权利要求1所述的半导体装置,其特征是:
上述第1布线包括第1导电型MIS晶体管的栅电极;以及
上述第2布线包括第2导电型MIS晶体管的栅电极。
3、根据权利要求1所述的半导体装置,其特征是:
上述导电连接部覆盖在上述边界区域的至少一部分上。
4、根据权利要求1所述的半导体装置,其特征是:
上述边界区域内,含有第1导电型杂质和第2导电型杂质的至少一种。
5、根据权利要求1所述的半导体装置,其特征是:
上述边界区域上,不形成硅化物膜。
6、根据权利要求1所述的半导体装置,其特征是:
上述边界区域上至少一部分形成硅化物膜。
7、根据权利要求6所述的半导体装置,其特征是:
上述硅化物膜比上述第1和第2的硅化物膜薄。
8、根据权利要求1所述的半导体装置,其特征是:
还具备覆盖上述第1和第2的布线的绝缘膜,上述绝缘膜内形成上述导电连接部。
9、根据权利要求8所述的半导体装置,其特征是:
上述绝缘膜内还具备与上述导电连接部隔开形成的其他导电连接部,上述其他导电连接部由与上述导电连接部相同材料形成。
10、根据权利要求9所述的半导体装置,其特征是:
上述导电连接部的上面、上述其他导电连接部的上面和上述绝缘膜的上面处于大约相同平面内。
11、根据权利要求9所述的半导体装置,其特征是:
上述其他导电连接部跟上述第1硅化物膜、第2硅化物膜或上述半导体衬底上的硅化物膜连接。
12、根据权利要求9所述的半导体装置,其特征是:
还具备上述绝缘膜上边形成的上层布线,上述上层布线与上述其他导电连接部连接。
13、一种半导体装置的制造方法,其特征在于具备:
在上述半导体衬底的上方形成多晶硅膜的工序;
将第1导电型杂质导入上述多晶硅膜的第1区域,将第2导电型杂质导入上述多晶硅膜的第2区域的工序;
在包括上述第1和第2区域的上述多晶硅膜上,形成含有Co、Ni和Pd的至少一种金属模的工序;
使上述多晶硅膜和上述金属模反应,在上述第1区域上形成第1硅化物膜,在上述第2区域上形成第2硅化物膜的工序;以及
在上述第1区域与第2区域的边界区域上形成导电连接部,将上述导电连接部连接到上述第1硅化物膜和第2硅化物膜的工序。
14、根据权利要求13所述的半导体装置制造方法,其特征是:
上述导电连接部覆盖上述边界区域的至少一部分。
15、根据权利要求13所述的半导体装置制造方法,其特征是:
还具备形成覆盖上述第1和第2硅化物膜的绝缘膜工序,以及
形成上述导电连接部的工序包括在上述绝缘膜内形成上述导电连接部的工序。
16、根据权利要求15所述的半导体装置制造方法,其特征是:
形成上述导电连接部的工序包括在上述绝缘膜内形成与上述导电连接部隔开的其他导电连接部的工序。
17、根据权利要求16所述的半导体装置制造方法,其特征是:
形成上述其他导电连接部的工序包括将上述其他导电连接部跟上述第1硅化物膜、第2硅化物膜或上述半导体衬底上的硅化物膜连接起来的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/02120640.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:化学汽相沉积装置和化学汽相沉积方法
- 下一篇:纸质识别方法