[发明专利]数字锁相回路装置与信号产生方法

说明书

技术领域

本发明涉及一种数字锁相回路装置与信号产生方法，尤指应用于数据读取装置的数字锁相回路装置与信号产生方法。

背景技术

图1(a)所示为一已知数据读取装置(例如光盘读取装置)的部份功能方框图。由读取头(Pick-Up Head，PUH)所输出的一模拟电压信号，经由一模拟数字转换器(Analog-to-Digital Convertor，ADC)11的处理后形成一异步取样值信号(Asynchronous Samples)。该异步取样值信号再通过由一内插器(Interpolater)121、一时序误差检测器(Timing ErrorDetector)122以及一回路滤波器123(timing system)所构成的一数字锁相回路装置(All-digital PLL)12的调整后，形成一同步取样值信号(Synchronous Samples)输出，用以提供后续功能电路进行进一步处理。

其中，内插器121接收一异步取样值信号进行处理而输出一同步取样值信号。而时序误差检测器122检测出所得的该同步取样值信号与一预期同步取样信号(expected synchronous samples)间的一时序误差值(如图1(b)所示)。至于回路滤波器123是根据该时序误差值的变化而输出一内插时序值至该内插器121，以提供该内插器121参考并进行调整，进而得到更佳的同步取样值信号。

然而，当读取头所输出的该模拟电压信号因为如光盘片表面刮伤等非预期因素而导致巨幅噪声干扰时，将使得模拟数字转换器11所产生的异步取样值信号(Asynchronous Samples)时序产生极度不稳定的情况，使得以上述已知技术所完成的数字锁相回路装置(All-digital PLL)12，必须花费一段颇长的复原时间方能恢复正常，严重影响光盘读取装置于此段时间的数据读取能力。

发明内容

有鉴于此，本发明要解决的技术问题是在模拟电压信号存在巨幅噪声干扰时，有效缩短已知技术中过长的复原时间并能从刮伤区域内读取出更多的正确数据，从而增进光驱的读取能力。

为了达到上述目的，本发明提供一种锁相回路装置，包含：一内插器，接收一输入信号进行处理而得而一输出信号；一时序误差检测器，检测出该输出信号的一时序误差值；一回路滤波器，根据该时序误差值而输出一内插时序值至该内插器；以及一锁定控制器，根据该输出信号的时序品质来控制该回路滤波器所输出的该内插时序值。

上述方案中，本发明数字锁相回路装置中的该锁定控制器包含有：一锁定检测器，根据该输出的时序品质来而发出一重新读取信号或一备份信号，于时序品质进入不良状态时发出该重新读取信号，而于时序品质进入一良好状态时发出该备份信号；一寄存器，电连接于该回路滤波器的输出端，用以存储该内插时序备份值；以及一多工器组，电连接于该回路滤波器与该寄存器之间，因应该备份信号而决定是否将当时的该内插时序值存储至该寄存器中，另外，因应该重新读取信号而决定是否使该回路滤波器利用存储于该寄存器中的该内插时序备份值。

上述方案中，本发明数字锁相回路装置中该锁定检测器包含有：一时序品质测试装置，根据于零交越点两侧的两相邻输出信号的绝对值的比值与一门槛值的比较结果，进而发出一上数信号或一下数信号；一上/下数计数器，因应该上数信号或该下数信号的触发而进行上数或下数动作；以及一比较器组，电连接于该上/下数计数器，因应该上/下数计数器的计数值与一备份门槛值和一重新读取门槛值的比较结果，进而发出该备份信号或该重新读取信号。

上述方案中，本发明数字锁相回路装置中该输入信号由一模拟数字转换器所输出。

上述方案中，本发明数字锁相回路装置中该模拟数字转换器是将一模拟电压信号进行取样而得到该输入信号。

上述方案中，本发明数字锁相回路装置中该输入信号是一异步取样值信号，而该输出信号是一同步取样值信号。

为了达到上述目的，本发明还提供了一种信号产生方法，该方法包含下列步骤：检测一输入信号的一时序误差值；根据该时序误差值而输出一内插时序值，以于处理一输出信号时参考；当该输入信号的时序品质在良好状态时，进行频率备份；以及当该输入信号的时序品质进入一不良状态时，根据所备份的频率，对该输入信号进行内插以得到一输出信号。