[发明专利]半导体存储装置

说明书

技术领域

本发明涉及半导体存储装置、特别是涉及信号的延迟对策。

背景技术

在特开平10-178110号公报及特开平9-270468号公报中公布了由6个晶体管组成的SRAM装置的存储单元的设计。具体的说，所述的公报公布了减少图11(a)所示的SRAM装置的由6晶体管组成的存储单元的长宽比(在本说明书中是指字线延长方向(行方向)的宽度对位线延长方向(列方向)宽度的比)的方法，就是说，它公布了使字线延长方向(行方向)的宽度比位线延长方向(列方向)的宽度大那样的设计方法。

具体的说，这些公报公布了如图11(b)所示那样的在N阱101的两侧配置P阱102a及102b将N阱101夹持在中间的设计。在该设计中，6个晶体管(MN0、MN1、MN2、MN3、MP0、MP1)配置的对存储单元的中心点P₁₀₀略成点对称。

在图11(a)及(b)所示的存储单元1000的设计中，位线BL及/BL分别配置在P阱102a及P阱102b上。由NMOS形成的驱动晶体管MNO及MN1如上述那样设计的对存储单元的中心点P₁₀₀略成点对称、分别配置在P阱102a及102b上。由NMOS形成的存取晶体管MN2及MN3也一样设计的如所述那样对中心点P₁₀₀略成点对称、分别配置在P阱102a及102b上。还有，由PMOS形成的负载晶体管MP0及MP1也设计的对存储单元的中心点P₁₀₀略成点对称、共同配置在N阱101上。负载晶体管MP0及MP1沿位线延长方向平行的2列并列，与这相当的PMOS区域宽度(N阱101的宽度)变宽。

图12(a)是模式性示出将图11所示的存储单元1000矩阵状配置的SRAM装置的结构的俯视图，图12(b)是沿图12(a)所示的X-X线设置的位线的剖面图。

图13(a)是模式性示出的将高长宽比的存储单元(纵向单元)矩阵状配置的SRAM装置的结构的俯视图，图13(b)是沿图13(a)所示的Y-Y线设置的位线的剖面图。

假定所述图12(a)及13(a)所示的各自的存储单元是在完全相同的设计标准下制作的，与用图13(a)所示的纵向单元的SRAM装置相比由存储单元1000组成的SRAM装置的位线延长方向(列方向)的宽度减少。就是说，像从图12(a)和图13(a)的比较中明白的那样，与用图13(a)所示的纵向单元的SRAM装置相比，在由图12(a)所示的存储单元1000组成的SRAM装置中位线的长度能够变短。实际上，在由图12(a)所示的存储单元1000组成的SRAM装置中、位线的长度成为用图13(a)所示的纵向单元的SRAM装置的位线长度的约1/3。

发明内容

设置在半导体存储装置上的位线由向呈矩阵状配置的多个存储单元的列方向延伸的部分(延伸部)和与各存储单元的存取晶体管连接的部分(接点插头)组成。因此，随着存储单元的高集成化接点插头数增大，接点插头的电容变大，位线全体的布线电容变大。例如，在用字线延长方向的宽度对位线延长方向的宽度比小的存储单元(纵向单元)的SRAM装置、高集成屏蔽ROM装置等中，特别是占据位线全体布线电容的接点插头的电容大，因此位线的延迟大。

但是，在上述现有的方法中，不能改变直到连接晶体管和位线的延伸部的接点插头的长度。因此，对于减少位线全体的布线电容不太有效。就是说，对于减少位线的延迟不太有效。以下，具体说明这件事。

一般，贯通一个布线层的接点插头的长度是1300nm，贯通三个布线层的接点插头的长度合计为3900nm。在采用图13(a)所示的纵向型单元的SRAM装置中，每2个存储单元的位线延长部的长度(存储单元的列方向宽度)约为1700nm。在一条位线中，每2个存储单元具备一个接点插头的情况下，每2个存储单元的位线延长部的长度和接点插头的长度合计为5600nm(＝1700nm+3900nm)。

采用图12(a)所示的存储单元1000将位线的长度缩短为1/3的话，位线长度和接点插头长度合计为4460nm。就是说，因为接点插头的长度没有变化，位线延长部的长度和接点插头的长度合计仅缩短了20％。就是说，位线全体的布线电容仅变小20％程度。

本发明就是为解决所示课题而提出的，其目的是为了减少在半导体存储装置中信号的延迟。