[其他]地址控制装置

说明书

一种装置，用于在一系统如微型计算机中控制存储器的地址分配。其中包括一选择装置，该选择装置可以选中现有基本存储器和新的扩展的存储器中的一块，从而当系统使用扩展的ＣＰＵ来扩展地址空间时，可在原具有一定地址线端的基本存储器上加一具有更多地址线端的扩展存储器，使得原有基本存储器可在该扩展系统中继续使用。

本发明涉及在微型计算机等系统中控制存储器的地址分配的装置，特别是涉及用于扩展地址总线的地址控制装置。

如图1所示的一微型计算机系统，一般有一个中央处理器CPU1和一个存储器M1（在本说明书中，假设该存储器M1包括多个连接在地址总线上的存储器，以及多个已被分配了存储地址的输入/输出接口）。存储器M₁有许多可指定存储位置的地址。CPU1通过由多条地址线（如20条线）组成的地址总线1在存储器M1中的指定位置上进行存取;并且通过发送控制信号从M1中读出数据，例如，通过控制线3向存储器M1发送一个低电平读控制信号;另一方面，通过发送信号信号向存储器M1写入数据，如通过控制线4向存储器M1发送一个低电平写控制信号。应当注意所用的CPU具有固定数目地址线，并且由CPU控制能存取到的存储空间是由上述地址线的条数来决定的。例如，有20条地址线，那么就会有2²⁰＝1，048，576个地址能被单独分配。这就意味着可以利用的存储空间高达1兆字节。

近年来，具有很大地址空间，或具有增大地址线数目的所谓扩展兼容的CPU已经在市场上出售。可是，如果用一扩展兼容的CPU来替换现有产品中所用的CPU从而使现有产品的功能得到改善，当老产品和新产品连接时，就会不可避免地出现下列问题。例如，如现有CPU具有20条地址线和1兆字节的存储空间，而扩展兼容的CPU有24条地址线和16兆字节的存储空间，最好是扩展具有20条地址线端的现有存储器，使其存储空间扩展到16兆字节，以便减少更换CPU所需的设计更改，可是，当具有20条地址线端的存储器通过24条地址线存取数据时，由于每一存储器不能识别在另外4条地址线上的信号，则CPU不能正常地存取存储器中的数据。另外方面，如果所有的存储器都被换成具有24条地址线端的存储器，则现有的具有20条地址线端的存储器就无法使用。因而形成了资源浪费。而且，将需要较大的设计更改，由于设计费用太大，而使设计人员放弃这种设计更改。

欧州专利EP-B₁-0028312公开了具有不同存储容量的存储装置101、103、104、106和107，它们被安装在同样的数据处理系统中，然而，101、103、104、106和107所有这些存储装置都具有同样12个地址线端（包括装置103、104和106的ME2端），来自处理器的12个最小有效地址连接到所有这些存储装置（101、103、104、106和107）上，未把存储装置直接连接到来自该处理器的4个最高有效地址线上。因此，EP-B₁-0028312不能像本发明那样，把具有不同地址线端的存储装置安装在同一数据处理系统中，并且通过处理器可适当地进行读和写。

日本公开的未审查专利申请NO.55-52163公开了一个数据处理系统，在此中通过处理器设定一个存储器指定寄存器来增加来自处理器的地址线数目，以增加可寻址的存储空间。然而，NO.55-52163日本专利申请公开的处理器具有的地址少于扩展的存储空间。因此，NO.55-52163日本专利申请不是像本发明那样，使得比老处理器的地址线多的处理器能用于比较少地址线数的为老处理器的数据处理系统所设计的存储装置上。

本发明的目的是，通过使用具有和扩展前一样地址线端的存储器来实现所谓扩展兼容的CPUs的兼容性。

根据本发明，把经扩展的第二存储器（如具有24条地址线端）加到第一存储器（例如，具有20条地址线端），把这些存储器均连在一地址总线上（例如，有24条线），用20条地址线来指定第一存储器的地址，用24条地址线来指定第二存储器的地址。