[其他]电平指示器

说明书

为显示数字信号瞬时值和最大值和最大值之比的分贝数，将整形后的数字信号串行轮入到电平指示器。该指示器有包括三个串行连接触发器的移位寄存器。对于输入移位寄存器的每一位数字信号，组合电路均可根据输出信号和移位寄存器的输入信号产生一个数字，此数就是从已知的比值中应减去规定分具值的个数。在相加器中将这一个数和前一个数相加，和数存入存储器。当允许读出电路输出信号到存储器时，存储器的内容被送入读出装置。

本发明涉及电平指示器。该电平指示器指示模拟信号的采样值的瞬时值和极大值之间比值的分贝数。这些值以具有第1组位数的二进制码数字信号方式给出。这种电平指示器包括一个转换器，对每一个数字信号，该转换器输出一个驱动信号就带有显示器的读出装置中去。

这种用来指示一个数字信号的大小的电平指示器。可用来例如，在数字式音频记录仪和袖珍唱片的数字控制装置中校准记录电平。

从美国专利目录3，952，247中可得到这样的电平指示器。在这种电平指示器中，模拟信号采样值输入到一个并行模/数转换器内，将模拟信号变换成数字信号，这一并行码又输入到译码器，而译码器的输出和发光二极管组成的显示元件的驱动电路相连接。用分贝数表示的信号瞬时值和极大值的比可从这些二极管旁的刻度读出。对于数字信号的每一个值，译码器在一适当的输出端产生一个信号，该信号进一步通过驱动电路驱动一列与数字信号幅值相对应的显示元件。为了更易于识别信号强度内的窄峰值，驱动电路具有延长窄峰值显示时间的装置。

这种已知的电平指示器的缺点是译码器必须对大量的电平进行译码，以便获得具有高分辨率的大的显示范围。再加上相应的驱动电路这就使指示器相当复杂，有着大量的元件。这种电平指示器的另一个缺点是在整个输入范围内，不能提供一个分贝线性读出。

因此，本发明的目的是提供一个简单的、具有分贝线性读出的电平指示器。根据本发明，本文开头所定义的电平指示器其特征在于其转换装置包括有：

-第1移位寄存器，它具有的第2组位数比第1组位数少。它有一个输入端，每个数字信号以最高有效位为首串行地加在此输入端上，移位寄存器对每一位码都有一个输出端。

-组合网路，每次数字信号移入移位寄存器时，组合网路根据输入信号和移位寄存器的输出信号即寄存器的内容序列产生一个二进制码信号，该二进制码表示已知的该比值的极值应该按规定的分贝值增加的次数。

-加法器，将组合网路输出的二进制码和以前的二进制码相加，并将相加之和存入存储器。

-允许读出电路，用于当位数与第二组位数相等而且这些具有某一逻辑值的一位的后读位被装入移位寄存器后，该电路允许读出装置从存储器内读出数，该逻辑值和表示信号极值的位的逻辑值相等。

根据本发明，在电平指示器内，除符号位以外，数字信号的其他各位以最高有效位为首串行地输入到第1移位寄存器。作为例子，对分辨率为2dB的电平指示器，该移位寄存器可以是一个3比特的移位寄存器。数字信号起始处具有和数（例如最大值）的逻辑相反的逻辑值（例如逻辑“0”）的每一位码均产生相对于最大值的6dB的衰减。当每一个这样的码被输入寄存器时，组合网路产生一个相当于十进制数为3的二进制数，这个数就是应该在比值的最大值（即OdB）上加上-2dB的个数。从组合网路输出的这些连续的数逐次相加而得出的和被存入存储器。对于数字信号中紧跟在第1个逻辑“1”后的3个码，组合网路根据这3个码的值产生一个相当于十进制数为0或1的二进制数，因此这3个码共同决定了应该是0，-2，-4或-6d B中的哪一个加到目前所得的结果上。在这3个码被顺序移入移位寄存器以后，允许读出电路产生一个信号，该信号使存储器的内容转移到读出装置。然后，读出装置显示出数字信号最大值和瞬时值之间比值的分贝值。

用本发明所做的一个具体设备的特点是其读出装置包括有：

-由许多显示元件组成的显示装置;

-第2移位寄存器，它包括用来给显示器中的显示元件提供驱动信号的输出端;

-可逆计数器，它的二进制计数值和第2移位寄存器的内容对应;