[其他]视频信号延迟电路

说明书

一种视频信号延迟电路包括：被串行地提供了输入全电视信号的输入水平传送寄存器、输入垂直传送门、若干列垂直传送寄存器、输出垂直传送门、输出水平传送寄存器、水平传送时钟脉冲发生电路、垂直传送时钟脉冲发生电路和垂直传送门脉冲发生电路。垂直传送时钟脉冲发生电路以输入全电视信号的每一行周期一次的速率，产生垂直传送时钟脉冲；并在特定的时间间隔内，附加产生一个或者一个以上和垂直传送时钟脉冲，或者说，水平传送时钟脉冲发生电路产生具有被选定相位的一个水平传送时钟脉冲，或者被选定数目的水平传送时钟脉冲。

本发明一般涉及视频信号延迟电路，特别是指至少包括一个半导体延迟电路器件的视频信号延迟电路，在该半导体延迟器件中，把一个输入水平传送寄存器、若干列垂直传送寄存器、以及一个输出水平传送寄存器按矩阵的形式排列起来。视频信号延迟电路把输入的全电视信号延迟一段所期望的时间。

传统上，在视频信号重现设备比如磁带录像机（VTR）中，采用一延迟电路来提供一行周期（1H）或者一场的延迟，该延迟电路装在降噪电路中，利用所谓行相关性来降低重现全电视信号中的噪声。延迟电路也常用于完成失落补偿。换言之，延迟电路在传统上用于各种目的。

在传统的视频信号延迟电路中，把加到输入端的输入全电视信号按在预定的延迟时间，在半导体延迟电路部件中进行延迟，经过低通滤波器，然后从输出端输出，该低通滤波器把水平传送脉冲的频率分量消除。半导体延迟电路器件包括一个输入水平传送寄存器，一个输入垂直传送门，若干个垂直传送寄存器，一个输出垂直传送门以及一个输出水平传送寄存器。例如，正像以前在美国专利申请S.N.463，934（该专利的受让人也正是本专利申请的受让人）中提出的那样，输入水平传送寄存器，垂直传送寄存器以及输出水平传输寄存器是用电荷耦合器件（CCD）单元，按（n+1）行、m列矩阵构成的。其中m和n是自然数。矩阵第一行中的m个单元组成输入水平传送寄存器，矩阵从第二行到第n行这的（n-1）×m个单元组成m列垂直传送寄存器，矩阵的第n+1行的m个单元组成输出水平传送寄存器。

把水平传送脉冲送到输入和输出水平传送寄存器，该脉冲是从输入的全电视信号中的水平同步信号里产生的。利用水平传送脉冲对输入全电视信号进行取样所得到的数据，每当水平传送脉冲到来的时候，就在输入水平传送寄存器内横向地逐位传送。m个取样数据由输入水平传送寄存器经过输入垂直传送门，并行地传送到各个垂直传送寄存器。这m个取样数据，响应于垂直传送脉冲，以每行周期产生一次的速率，在各自的垂直传送寄存器内纵向地逐位传送;该垂直传送脉冲是从输入的全电视信号中的垂直同步信号里产生的。因此，寄存在输入水平传送寄存器内的m个取样数据，经过在垂直传送寄存器内的n次纵向传送后，被送到输出水平传送寄存器。此后，寄存在输出水平传送寄存器内的m个取样数据，响应于水平传送脉冲而进行水平传送，以便把这m个取样数据串行地送到低通滤波器。因此，从低通滤波器得到延迟了n个行周期（nH）的全电视信号，并由输出端输出。

然而，传统的视频信号延迟电路具有由垂直传送寄存器的行数（或称级数，在前述例子中为n-1级）所确定的固定延迟时间，并且这个延迟时间不能改变。因此，使全电视信号的延迟时间为一场减去一行周期（或为：一场加上一行周期）的延迟电路，不能被通用在525行扫描或625行扫描的全电视视频信号中。

此外，在利用视频信号中的场相关性来进行信号处理的情况下，尽管对使用525行的扫描制其扫描行数为262.5，对使用625行的扫描制其扫描行数为312.5，小数0.5是由于电视视频信号采用隔行扫描造成的，但是因为垂直传送寄存器的行数是自然数，所以传统的延迟电路只能够提供相当于行周期（1H）的自然数倍数的延迟时间。因此，在图像的上方或下方，场相关性发生了偏差，并且精确的场相关性并不存在。

而且，传统的延迟电路在执行垂直传送期间，不能执行水平传送。因此，出现这样一个问题：在执行垂直传送时间间隔内的信号，在延迟电路所产生的经过延迟的全电视信号不复存在。