[其他]半导体器件

说明书

一种集成电路，其中，双极晶体管（１）和ＣＭＯＳ晶体管（２、３）在衬底上同时形成。ＣＭＯＳ晶体管的栅（１１、２１）与双极晶体管的发射极（２９）用同一材料形成，双极器件的基极接触由相当于ｎ阱ＭＯＳ管的源、漏区（１７、１８）的区域（２７、２７ａ）构成，并由基区注入（２８）桥接。增加两次光刻掩膜及一次基区注入改进了普通的ＣＭＯＳ工艺。一次光刻步骤决定（２８）的范围，另一次光刻步骤决定氧化层（３０）在（２８）上的范围。基极接触用半自对准的方法产生。

本发明涉及半导体器件，特别是双极晶体管，以及包含双极晶体管和场效应晶体管，特别是CMOS（互补型金属-氧化物-硅）晶体管在内的集成电路。

场效应电路主要用于数字应用，而对于模拟应用（如无线电信号处理）来说，双极型电路则更适合。在某些应用领域，如电话，需要处理数字和模拟两种信号，这通常需要准备两种各自带有辅助外部电路的电路片。迄今为止，已进行了许多尝试来把双极和MOS工艺结合到同一块电路片上，但还没有一个完全成功。一般所用的方法都是将CMOS性能加到subC（标准埋层集电极）双极型工艺中。这就导致器件的双极型性能很多，而CMOS性能较差。如果把良好的CMOS工艺应用到双极型器件中，则得到的三重扩散结构具有很高的寄生电阻，因此双极性能很差。

按照本发明的一个构思，提供一种包括具有多晶硅栅极的MOS晶体管和具有多晶硅发射极的双极晶体管的集成电路。其中，多晶硅栅极和多晶硅发射极有相同的掺杂水平，并且是在一层共同的多晶硅层上同时刻蚀形成的。

按照本发明的另一个构思，提供了一种制造包括双极晶体管和MOS晶体管的集成电路的方法，该方法包括在一共同的多晶硅层上通过刻蚀同时形成MOS晶体管的栅极和双极晶体管的发射极的步骤，并且，多晶硅栅极和发射极具有相同的掺杂水平。

按照本发明再有一个构思，提供了一种集成电路结构，这种结构包括具有NPN的双极晶体管、与双极晶体管相邻的N沟通MOS晶体管和与N沟道MOS晶体管相邻的P沟道MOS晶体管的衬底，其中，双极晶体管和P沟道MOS晶体管在衬底上相应的N阱中形成，并且双极晶体管具有多晶硅发射极，而P沟道MOS晶体管和N沟通MOS晶体管都具有多晶硅栅极，这些多晶硅栅极和发射极具有相同的掺杂水平并且在一共同的多晶硅层上同时刻蚀形成。

现在参照附图描述本发明的实施例，其中：

图1用截面图表示本发明一个实施例的双极/CMOS结构。

图2表示在P-阱中形成的双极晶体管，图1中示出的是n-阱。

图3到7用截面图表示制造具有n-阱的双极/CMOS结构的各种不同的步骤。

图1所示的双极/CMOS结构包括一个双极晶体管1、一个n沟道MOS晶体管2以及一个p沟道MOS晶体管3。晶体管2直接做在p型衬底4上，而晶体管1和3分别做在置于衬底4上的n型阱5和6中。n沟道晶体管2用普通的CMOS工艺制造，它分别包括n⁺源、漏区7和8，与源漏区7和8相连的外部电接触9和10（它们可以用金属化工艺提供），一个和栅氧化层12在一起的多晶硅栅11，一个与衬底的p⁺接触13（可以用金属化工艺提供），以及隔离氧化层15。栅11也通过未示出的方法与外部电连接。p沟道晶体管3也用普通的CMOS工艺做在n-阱6中，它分别包括p⁺源、漏区17和18，与源、漏区17和18的外部电接触19和20（用金属化方法提供），一个与栅氧化层22在一起的多晶硅栅21，一个与n-阱6的n⁺接触23，一个与n⁺接触23的外部电接触24（用金属化方法提供），以及隔离氧化层15。