[其他]随机存取存贮器的快速功能测试法及其系统

说明书

通过在全部存贮器单元并且大体均匀分布的单元地址的第一序列，依次地将随机数（ｒａｎｄｏｍ　ｂｉｔｓ）写入随机存取存贮器系统，然后取补，通过相反的地址序列，读取这些单元的内容并取补。最后。通过单元地址的最初序列，再一次读取这些单元的内容。利用这些单元的读取内容和期望内容之差别，我们能识别存贮单元的故障。最好由可逆伪随机序列发生器，实现软件生成这些随机数（ｒａｎｄｏｍ　ｂｉｔｓ），而用地址函数编程的地址散列程序，产生均匀地址序列，它基本上均等地操作了全部地址线。

本发明一般讲是关于随机存取存贮器系统的功能测试的，更详细的说，是用有高度可靠性的快速功能测试算法，检测存贮器系统中的故障的概率方法和系统。

半导体存贮器技术的最新发展显著地增加了半导体随机存取存贮器（RAMS）的使用。这类存贮器通常是采用双极或金属氧化物半导体（MOS）技术的大规模集成（LSI）器件。图1用示意图表示随机存取存贮器系统（RAM）10，它主要包括一些存贮器器件12，地址译码器14和与数据和地址总线17、19连接的数据缓冲器16。每个存贮器器件或芯片12包含许多存贮器单元，这些单元按字组成并且有写入和读出能力。经过控制总线21把读/写信号加到RAM器件12上。

在存贮器芯片内任何部分可能发生的物理故障取决于那些诸如元件密度、线路布局和制造方法等因素。检测这些故障的必要的试验过程分为三类，直流参数测试、交流参数测试和功能测试。

在直流参数测试中，对芯片的直流参数检查其不容许的输出电平、高的功耗、输出能力、噪声容限、逻辑信号的上升和下降次数及其他指标。交流参数测试或动态测试，测量交流参数，诸如存贮器存取时间、建立时间和保持时间以检测任何误动作现象。可由交流测试检出的误动作的实例，包括，“慢写-恢复”即在每个写入周期之后的读取周期时，存贮器在规定的存取时间里不能产生正确信息，和“睡眠症（SLEEping Sickness）存贮器在小于规定的保持时间里，丢失信息。

功能测试检测导致存贮器不正常工作的永久性故障。一般讲，假如从任何单元读出的值与最新写入那个单元的值一致，而且与原来写入的值或任何别的单元的内容无关，那么，这个读/写随机存取存贮器可定义为是有作用的或有效的。

一个包含所有可能故障的功能试验是不实际的，因为那样的试验的复杂性将达2ⁿ数量级。其中n是存贮器中的单元数。这是因为在一个测量周期期间，监视一个单元，要考虑到在其余单元的所有可能状态的诸多情况，因此，假定一个单元存取时间为500毫微秒，要试验一千位RAM就需要约10²⁹³秒。因此，要形成任何实际可行的试验程序，试验必须是不涉及所有可能的故障而仅是那些最可能发生的故障的子集。这称为故障模型试验。

本发明的测试所用的模型假设与所测试的芯片的布局，或者甚至哪些地址线选择芯片以及哪些选择芯片中的位等关系都很小。这个模型是基于存贮器器件的分级，从芯片的最低级单元开始。下一级是芯片本身、接着是芯片版。最高一级是被测的整个系统。分级系统的每一级与地址位（address bits）的子集相联系，这些地址在它们的组成元件之中进行选择。分级系统的级安排成行和列，各有单独的地址位控制。该模型包括按字编制的存贮器系统。分级系统的较高级别通常是一个元件内的全字（Full word），即一个板通常将包含一个全字。例如，一个16位字的系统，是由具有许多16K×1的芯片的单板或多板组成的，在每个板上有全部的（数据）位，但是，字的每个（数据）位有单独的芯片。另一方面，系统可以由2K×8的芯片构成，每个芯片上有8个不同的数据位。

该模型包含以下故障式样：

1.RAM单元粘连（sticK）。这发生在一个单元总是1或是总是0。一种情况是某单元可能强制成某种状态并且是可读的，但是一旦转变成相反状态，就不能再改变。另一种情况称为转变（transition）故障，该单元出现粘连与选址到它时的写入操作有关，但是由于同时产生了耦合故障而仍然可能被改变。

2.地址位粘连。该故障同时变换两组地址。假如该故障是在分级系统的每个元件包含一个全字的一个级上，那么将影响到这些字的所有数据位。