[其他]数字伺服装置

说明书

一种数字伺服装置，具有计数器，闩锁手段，伺服控制输出的手段及序列发生器，其特征在于还具备被测脉冲输入时，利用控制输入控制部，使时钟脉冲信号停止向计数器中输入的手段；锁存指定低位比特中的最高位的最高位闩锁手段；将计数器的内容向高位方向移指定比特的手段；用最高位闩锁手段的输出和计数器移位指定比特的输出，得到判断伺服控制输出的上限、下限以及其间的线性范围的判定输出的高位比特处理手段。

本发明是有关把例如，视频磁带记录器（以下记为VTR）的伺服系统，数字化了的数字伺服装置。特别是有关使适用于象主导轴伺服系统的各种马达转速的伺服系统稳定化的装置。

在要求具有VTR伺服系统那种高精度、高稳定性的伺服装置中，用数字信号处理来进行的伺服装置是非常有效的。

第11图表示的是，已有的数字频率鉴别器的构成。时钟脉冲信号CK从输入端子8输入，并被输入到构成输入控制部的“与”回路7的一个端子和序列发生器1，当输入被测信号FG时，序列发生器与其同步，并按第12图所示的定时，产生停止信号STOP、闩锁信号LATCH和预置信号PRESET。以下将结合第12图进行说明。

作为被测信号FG，例如是从检测VTR主导轴马达转速的检测装置发出的检测脉冲。来自序列发生器的停止信号STOP，加到“与”回路7上，并停止时钟脉冲信号CK供给可预置的正向计数器2（以下称为正向计数器）。而且当计数器2的动作稳定，例如经过5个时钟脉冲信号后，来自序列发生器1的闩锁信号LATCH，加到闩锁回路3和闩锁回路4的闩锁脉冲输入端。当输入闩锁信号LATCH时，闩锁回路3锁存正向计数器2的从低位开始的M个位（比特）;而闩锁回路4锁存分别后述的线性范围判定信号F和进位判定信号G，而信号F和G是由译码器5对正向计数器2的高位的L个比特进行了译码的信号。在得到锁存动作后，再把从序列发生器1得到的预置信号PRESET，加到正向计数器2的预置端PR上。预置数据可用存储在由只读存储器构成的存储装置（以下称ROM）中的数据。

进行了上述预置动作后，用来自序列发生器的“1”电平的停止信号STOP，使“与”回路7变为导通状态，正向计数器2可以再次进行计数动作。

译码器5对L比特的内容进行判定，并且在全“1”时，输出表示线性范围的线性范围判定信号F，而当计数器中有显示其溢出的进位时，输出进位判定信号G。下面将结合第13图说明其内容。

如第13图所示，当输入第1个被测信号FG1时，上述系统就以预置值NP为起始值，开始正向计数器2的计数动作。同图用CNT表示的锯齿状实线曲线，表示的是计数动作的变化状况。

如果输入译码器5中的L比特数为3比特，则在该L比特变为全“1”以前，低位的M比特的内容，按CNT中的锯齿状的虚线曲线，重复进行3循环。而当下一个被测信号FG2在虚线所示的位置上出现时，大致为时点t₁的数据则被锁存到闩锁回路3中。由于该时点t₁在线性范围内，闩锁回路3的输出数据图中未示，但将加到下一段脉冲幅宽的调制回路上，并作为设定脉冲宽度的数据。而脉冲幅宽调制回路的输出，用再下一段的低通滤波器进行平整后，作为主导轴马达的驱动电路的转速控制电压使用。

上述闩锁回路4的输出，表示检波输出在现在的时点是否是在线性范围里，所以如果线性范围判定信号F和进位判定信号G是低电平，则表示是在检波特性的下限以下，如果线性范围判定信号F是高电平，而进位判定信号G是低电平，则表示是在线性范围;如果线性范围判定信号F是低电平，而进位判定信号G是高电平，则表示是在线性范围的上限以上。

因此，闩锁电路4的内容，可以利用来决定是否采用闩锁电路3的输出数据。将其归纳为：

预置值NP可以这样进行设定：当具有中心频率f₀的被测信号FG到来时，可得到线性范围的中央（2^M/2），更具体地说，如果时钟脉冲信号CK的频率为f_ck时

由f_ck/f₀＝2^N-2^M-1-NP+NS

可得