[发明专利]用于逻辑电路中时钟分布的延迟匹配有效
| 申请号： | 200480023470.4 | 申请日： | 2004-07-29 |
| 公开（公告）号： | CN1836196A | 公开（公告）日： | 2006-09-20 |
| 发明（设计）人： | 奥克塔维安·弗洛里斯卡 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 逻辑电路 时钟 分布 延迟 匹配 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200480023470.4/1.html，转载请声明来源钻瓜专利网。
