[发明专利]抗磨损和晶须的涂覆系统和方法

权利要求书

1.一种导电元件，包括：

多个以距离(24)隔开的部件(10)，所述距离(24)能够被锡晶须搭接；

银或银基合金层(28)，该层覆盖所述多个部件(10)中的至少一个部件的至少一个表面；

精细颗粒锡或锡基合金层(30)，该层直接覆盖所述银层(28)。

2.如权利要求1所述的导电元件，其中所述距离(24)等于或小于1毫米。

3.如权利要求2所述的导电元件，其中在所述至少一个表面与所述银或银基合金覆盖层(28)之间设置铜层。

4.如权利要求2所述的导电元件，其中所述多个部件(10)构成多根导线，并且所述多根导线中的每一根只有一部分(23)被覆盖有所述银或银基合金层(28)以及所述精细颗粒锡或锡基合金层(30)。

5.如权利要求4所述的导电元件，其中所述银或银基合金层(28)的厚度范围为0.051微米到1.02微米，即2微英寸到40微英寸。

6.如权利要求5所述的导电元件，其中所述锡或锡基合金层(30)的厚度范围为0.51微米到3.8微米，即20微英寸到150微英寸。

7.如权利要求6所述的导电元件，其中所述锡基合金(30)是无铅的。

8.如权利要求6所述的导电元件，其中所述锡或锡基合金(30)的平均颗粒尺寸范围为0.1微米到100微米。

9.一种封装一个或多个集成电路器件(16)的封装体，包括：

导电的引线框(10)，该引线框具有中央放置的芯片焊盘(14)和从所述芯片焊盘(14)附近区域延伸出来的多根导线，所述多根导线中的每一根具有内侧部分(12)、中间部分(21)和外侧部分(23)；

集成电路器件(16)，其与所述芯片焊盘(14)相连，并与所述内侧部分(12)电连接；以及

成型树脂(22)，用于封装所述芯片焊盘(14)、集成电路器件(16)、所述导线的内侧部分(12)和中间部分(21)，所述外侧部分(23)从所述聚合物(22)延伸到外面；其中

所述外侧部分(23)与相邻的外侧部分以距离(24)间隔开，所述距离(24)能够被锡晶须搭接，所述外侧部分(23)被涂覆银或银基合金层(28)，然后被直接涂覆锡或锡基合金层(30)。

10.如权利要求9所述的导电元件，其中所述距离(24)等于或小于1毫米。

11.如权利要求10所述的导电元件，其中在所述外侧部分的表面和所述银和银基合金涂层(28)之间设置铜层。

12.如权利要求11所述的导电元件，其中所述银或银基合金层(28)的厚度范围为0.051微米到0.51微米，即2微英寸到20微英寸。

13.如权利要求12所述的导电元件，其中所述锡或锡基合金层(30)的厚度范围为0.51微米到3.8微米，即20微英寸到150微英寸。

14.如权利要求13所述的导电元件，其中所述锡基合金(30)是无铅的。

15.如权利要求13所述的导电元件，其中所述锡或锡基合金层(30)的平均颗粒尺寸范围为0.1微米到100微米。

16.一种用多个层(32、34、40、36)覆盖的导电材料，包括：

导电衬底(26)；

沉积在所述衬底(26)上的隔离层(32)，用于阻止所述衬底(26)的成分向所述多个层(32、34、40、36)的扩散；

沉积在所述隔离层(32)上的牺牲层(34)，用于与锡形成金属间化合物；

沉积在所述牺牲层(34)上的低电阻率氧化物金属层(40)；以及

直接沉积在所述低电阻率氧化物金属层(40)上的锡或锡基合金(36)最外层(36)。

17.如权利要求16所述的导电材料，其中在所述至少一个表面与所述低电阻率氧化物金属层(40)之间设置铜层。

18.如权利要求16所述的导电材料，其中所述隔离层(32)选自由镍、钴、铁、锰、铬、钼和这些金属的合金组成的组中。

19.如权利要求18所述的导电材料，其中所述隔离层(32)是镍或镍基合金。