[发明专利]切割·芯片接合兼用粘接片及使用了该粘接片的半导体装置的制造方法

说明书

技术领域

本发明涉及切割(dicing)·芯片接合(die bond)兼用粘接片及使用了该粘接片的半导体装置的制造方法。

背景技术

为了实现半导体装置的高速化、小型化，在单一基板内二维安装多个半导体芯片(以下简称为芯片)。将该半导体装置称为多片模块，作为进一步小型化的结构，还有三维层叠芯片的结构。该芯片三维层叠的组件也被称为“层叠型半导体装置”。

作为该装置，提出了在较大芯片上层叠了较小芯片的装置(参照日本专利特开昭57-34466号、特开平7-38053号)，将芯片的位置错开层叠的装置(参照日本专利特开昭57-34466号)，层叠了边缘部形成有阶差的芯片的装置(参照日本专利特开平6-244360号)，2块芯片背靠背接合、一块芯片与基板直接接合、另一块芯片通过接合线与基板接合的装置(参照日本专利特开平7-273275号)等。

但是，上述结构的装置分别存在以下所示的缺陷。

较大芯片上层叠较小芯片的结构中，理所当然地无法层叠尺寸相同的芯片，在将芯片的位置错开层叠的情况下，存在芯片的整个外周无法设置电极焊接点的结构上的缺点。通常使用的芯片大多数都在整个外周设置有焊接点。在芯片位置受限时，会产生无法使用上述芯片的问题。

另外，层叠边缘部形成有阶差的芯片的结构中，由于阶差而在电极焊接点部分产生空间，所以即使层叠相同尺寸的芯片，也不会对接合线造成损伤，但必须要进行形成阶差的加工，因此存在芯片的产率下降的缺点。此外，由于芯片的边缘部较薄，所以机械强度下降，引线接合时会产生机械损伤。

使用背靠背接合的芯片的结构中，由于至多可层叠2块芯片，且芯片与基板直接接合，所以必须在电极焊接点上形成凸起，但2块芯片与基板的连接方式不同，需要倒装片用芯片接合机和焊线机这2种接合机，因此不太方便。

为了解决上述问题，专利文献1揭示了在基板上层叠了多块半导体芯片的半导体装置，该半导体装置的特征是，在该半导体芯片的边缘部形成电极焊接点，且电极焊接点和该基板通过接合线连接，半导体芯片之间存在有厚度25μm以上、300μm以下的接合层。

若采用该专利文献1的发明，则具有无需对芯片进行特别的加工、对芯片的尺寸和电极焊接点的配置等也不设有特别的限制、可三维层叠相同尺寸的芯片的优点。

但是，由于专利文献1中的粘接剂层通过涂布并固化液状粘接剂而形成，所以很难控制粘接剂层的厚度和范围。因此，会导致构成粘接剂层的粘接剂的渗出等引起的基板和半导体芯片的污染或层叠的半导体芯片发生倾斜等问题。

特别是半导体芯片多层化的情况下，由于半导体装置的高度的不均、从基板到最上层的半导体芯片的表面的高度的不均、以及最上层的半导体芯片的倾斜等增大，导致在半导体芯片的上表面进行线接合时无法进行位置确认等难以稳定生产的问题。即，层叠数为2块时，上述不均及倾斜还不成问题，但随着层叠的半导体芯片数增加到3块、4块，由于上述高度的不均和倾斜不断增大，因此导致半导体装置的稳定生产变得困难的问题。

专利文献2中揭示了在基板上层叠有多块半导体芯片、且设置于各半导体芯片的电极端子通过接合线与基板导电连接的半导体装置，该装置的特征是，在接合线和层叠于该接合线所连接的半导体芯片的该接合线侧的半导体芯片之间形成有绝缘层。该半导体装置如专利文献2的权利要求11所述，通过特征在于包括以下步骤的半导体装置的制造方法制得：将由绝缘层和接合层构成的片材贴附于被分割成半导体芯片前的晶片，使该片材的绝缘层侧与该晶片相接的片材贴附步骤；通过切割将贴附有上述片材的晶片分割成半导体芯片的分割步骤；以及利用上述接合层将贴附有该接合层的半导体芯片与利用接合线与基板导电连接的半导体芯片接合的接合步骤。或者，该半导体装置如权利要求12所述，通过特征在于包括以下步骤的半导体装置的制造方法制得：将由绝缘层构成的绝缘层片材贴附于被分割成半导体芯片前的晶片的绝缘层贴附步骤；在上述绝缘层贴附步骤后，将由接合层构成的接合层片材贴附于上述晶片的上述绝缘层片材贴附面的接合层贴附步骤；通过切割将贴附有上述绝缘层片材及接合层片材的晶片分割成半导体芯片的分割步骤；以及利用上述接合层将贴附有该接合层的半导体芯片与利用接合线与基板导电连接的半导体芯片接合的接合步骤。

作为绝缘层，优选耐热性良好、100℃～200℃的塑性变形小的树脂，特好的是聚酰亚胺类树脂(参照0060段落)。