[发明专利]肖特基器件

说明书

技术领域

本发明涉及半导体，更具体地，涉及可像肖特基二极管一样工作的半导体器件。

背景技术

很长时间以来，人们发现肖特基二极管在相当多应用中都有用。肖特基二极管比提供各种有用功能的PN结二极管在前向偏置方向上具有更低的阈值。典型的肖特基二极管的主要缺陷是随着反向偏置电压增加，其在反向偏置方向的漏电流指数倍地增加。这种效应有时被称为“势垒降低”。另一个希望改进的特性是击穿电压。图1中示出了肖特基二极管的I-V特征曲线。该曲线是半对数标度(semi-log scale)的，其中电压(V)是线性的，电流(I)是对数标度的。该图显示电流随着反向偏置电压成指数倍增加，在对数曲线中是线性的，同时存在击穿电压(BV)。通过降低本底掺杂浓度，击穿电压最多可增加到50V，但是，这会降低前向偏置电流。此外，由于漏电流随着反向偏置电压指数倍增加，随着接近击穿电压，漏电流会变得很大。

为改进上述缺陷，已开发出一种使用沿肖特基二极管的边沿很深掺杂的区域的技术，以“夹断(pinchoff)”势垒降低效应。该技术具有基本上消除了势垒降低并改进了击穿电压的效果。这种方法的问题是处理并不简单，而且还导致了肖特基二极管尺寸的大大增加。该技术是一个需要很深且浓的掺杂区域的垂直技术方案(verticalsolution)，其中该区域是一个笔直并且垂直的壁。难于组合地实现这些，即使认为努力是值得的，其也依赖于深接触(deep contact)。具有这种垂直特性的处理，例如双极性处理和离散处理，需要增加必要的步骤以实现该夹断。其他处理更多是横向的，例如CMOS和混合信号处理，当为了实现改进的肖特基二极管而试图一体化夹断类型结构时，这些处理更为困难并需付出更大的成本。

这样，需要一种具有改进的泄漏和/或击穿电压、更便于横向处理使用的肖特基器件。

附图说明

本发明通过例子来说明且并不限于附图，图中相似的标号表示相似的要素，图中：

图1是传统肖特基二极管的I-V曲线；

图2是根据发明的实施例的肖特基器件的电路图；

图3是根据第一实现的图2的肖特基器件的截面图；

图4是图2的肖特基器件的I-V曲线；

图5是根据第二实现的图2的肖特基器件的截面图；

图6是根据第三实现的图2的肖特基器件的截面图；和

图7是根据图2实施例的另选实施例的肖特基器件的电路图。

本领域技术人员将理解，为了简单和清楚而例示了图中的要素，但这些要素没有必要按比例绘制。例如，图中一些要素的尺寸相对于其他要素可能被夸大，以帮助提高对本发明的实施例的理解。

具体实施方式

一方面，常规的肖特基二极管或具有肖特基二极管特性的器件和MOS晶体管被串行耦合，以在泄漏电流和击穿电压方面提供显著的改进，而前向电流只有小的降低。在反向偏置的情况下，反向偏置电流小但通过肖特基二极管的电压由于MOS晶体管而保持较小。几乎所有的反向偏置电压都通过MOS晶体管，直至MOS晶体管损坏。然而，因为肖特基二极管限制了电流，所以该晶体管损坏不是一开始就损坏的。随着反向偏置电压持续增加，肖特基二极管开始吸收更多的电压。这增加了漏电流，而击穿电压相当于晶体管的击穿电压和肖特基二极管的击穿电压之间的和。实际效应是显著减少的漏电流和分别大于晶体管或者肖特基二极管的击穿电压的击穿电压。参考附图和以下说明更好地对此进行理解。

图1示出了肖特基器件10，其包括肖特基二极管16、正极端子12、负极端子14，以及N沟道晶体管18。在这里所使用的传统技术是当肖特基器件10是前向偏置时，电流从正极端子12流向负极端子14，当反向偏置时，漏电流从负极端子14流向正极端子12。肖特基二极管16具有耦合到正极端子12的正极端子，以及负极端子。晶体管18具有：在触点20连接到肖特基二极管16的负极端子的第一电流电极、连接到正极端子12的栅极、连接到负极端子14的第二电流电极、连接到正极端子12的体(body)，和沟道区22。当肖特基器件10前向偏置时晶体管20的第一电流电极用作漏极，当肖特基二极管10反向偏置时用作源极。沟道区22被掺杂以使得晶体管18为具有例如-0.2V的负阈值电压的N沟道耗尽型晶体管。该阈值电压可以不同于此，但最好是负值，这样就是耗尽型器件。