[发明专利]管理电子设备中的时钟速度的系统和方法

说明书

技术领域

本公开的内容涉及电子设备和管理电子设备内部的时钟速度。

背景技术

随着科技的进步，便携式多媒体设备被设计成功能增加并且效率提高从而支持那些功能。例如，随着便携式音频播放器内部存储器(例如MPEG-1音频层3(MP3)播放器)增加，对快速和有效地存取存储的音频文件的需求也增加。一种增加MP3播放器性能和提供较快速存取存储的文件的方法是增加在设备中所使用时钟的时钟频率。然而，随着时钟频率的增加而具有更多的性能，MP3播放器的功率损耗也增加。

因此，需要一种控制电子设备中的时钟频率的改进的系统和方法以有选择地传递更快的时钟速度。

发明内容

按照本发明的第一方面，提供了一种控制总线的时钟频率的方法，该方法包括：监控与系统内部的总线耦合的多个主设备；接收来自多个主设备的至少一个的输入，其中所述输入是请求增加总线的时钟频率；并且响应所述请求，选择性地增加总线的时钟频率。

按照本发明的第二方面，提供了一种控制耦合到多个设备的总线的时钟频率的方法，该方法包括：监控与总线耦合的多个设备；接收来自多个设备的至少一个中的总线主请求，其中总线主请求是通过总线进行通信的请求；以及确定多个设备中的至少一个是否是优选设备；以及当多个设备中的至少一个是优选设备时为多个设备中的至少一个设置高频标志。

按照本发明的第三方面，提供了一种控制与多个设备耦合的总线的时钟频率的方法，该方法包括：监控与总线耦合的多个设备；确定请求总线访问的主设备的数量；确定请求总线访问的主设备的数量是否大于阈值；以及当数量大于阈值时，为主活动水平设置高频标志。

按照本发明的第四方面，提供了一种系统，包括：总线；与总线耦合的至少一个主设备；与总线耦合的至少一个从设备；以及与所述至少一个主设备和至少一个从设备不同的时钟控制器，所述时钟控制器与所述总线耦合，其中时钟控制器输出可变时钟频率，该可变时钟频率响应来自至少一个主设备的一个或者多个输入而变化。

按照本发明的第五方面，提供了一种系统，包括：总线；与总线耦合的第一主设备，其中第一主设备提供第一触发输入作为增加与所述总线相关的可变时钟频率的请求；以及可编程时钟控制器，用来响应第一触发输入调整可变时钟频率的指令，其中响应所述请求提供可变时钟频率。

附图说明

图1是示出电子系统的框图；

图2是示出了在所示的电子系统内部设置总线速度控制标志的方法的流程图；

图3是示出了在所示的电子系统内部设置总线速度控制标志的方法的可替换实施例的流程图；

图4是示出了在所示的电子系统内部设置总线速度控制标志的方法的可替换实施例的流程图；

图5是示出了在所示的电子系统内部设置总线速度控制标志的方法的另一可替换实施例的流程图；以及

图6是示出了在电子系统内部监控一个或者多个速度控制标志的方法的流程图。

具体实施方式

控制时钟频率的方法被公开并且包括监控在系统内与总线相耦合的多个主设备。该方法还包括从多个主设备的至少一个中接收输入。该输入可以是增加总线的时钟频率的请求。进一步，方法还包括响应所述请求选择性地增加总线的时钟频率。

在一个特定的实施例中，该方法包括确定是否激活请求以增加总线的时钟频率以及设置高频标志。在另一个特定的实施例中，该方法包括清除高频标志。此外，在另一个特定实施例中，该方法包括监控多个高频标志和当多个高频标志中的至少一个被设置时增加时钟频率。在另一个特定的实施例中，该方法包括当多个高频标志中没有一个被设置时减少时钟频率到低速模式。

依然在另一个特定实施例中，该方法包括在设置高频标志之前确定多个主设备的至少一个是否是优选设备。优选的设备可以是处理器，输入/输出总线控制器，直接存储器存取(DMA)控制器，纠错码模块，以及外部存储接口。

在另一个特定的实施例中，该方法包括确定请求总线存取的多个主设备，确定请求总线存取的主设备的数量是否大于阈值，以及当数量大于阈值时为主活动水平(activity level)设置高频标志。在另一个特定的实施例中，当请求总线存取的主设备的数量小于阈值时，该方法包括清除为主活动水平预先设置的高频标志。

在另一个实施例中，公开了一种控制与多个设备耦合的总线的时钟频率的方法并且该方法包括监控与总线相耦合的多个设备和接收来自多个设备的至少一个中的总线主请求。总线主请求可以是通过总线进行通信的请求。在这个特定的实施例中，该方法还包括确定多个设备中的至少一个是否是优选设备以及当多个设备中的至少一个是优选设备时为多个设备的至少一个设置高频标志。