[发明专利]不对称型异构多处理器环境中的存储器屏障原语

说明书

技术领域

本发明通常涉及直接存储器存取(DMA)控制，并且尤其是涉及利用DMA机制来提供不对称型异构多处理器环境中的存储器屏障原语(memory barrier primitives)。

在传统的多处理器(MP)系统中，多个处理器可对公共共享存储器进行存取。为了提高这些系统的性能，用于对存储存取进行排序的存储模型具有弱一致性。弱一致性是指处理器执行存取的顺序、在处理器总线上执行这些存取的顺序、对另一处理器或机构执行存取的顺序、以及在存储设备中执行这些存取的顺序均是不同的。

弱一致性存储模型将负责确保对在两个或更多个处理器和/或机构当中共享的存储设备的存取的排序的职责设置在软件程序上。在传统的对称型多处理器(SMP)中，提供了若干手段以便允许软件程序强制对共享存储器的存储存取进行排序。例如，在 上，提供了诸如“SYNC”(有时也称为“重量级SYNC”)、“轻量级SYNC”、以及“EIEIO”(Enforce In-order Execution of I/O，强制按序执行I/O)这样的多个存储器屏障指令。通常，SYNC指令创建存储器屏障。也就是说，在给定处理器上，在执行SYNC指令之后的任何指令之前，就所有其他处理器和机构而言，必须完成对程序序列中的SYNC指令之前的指令的任何加载或存储。

除了在位于轻量级SYNC之前的指令所引起的存储之前可执行由位于轻量级SYNC之后的指令所引起的加载之外，轻量级SYNC创建用于提供与SYNC指令相同排序功能的存储器屏障，并且该排序不适用于对I/O存储器(存储器映射的I/O)的存取。除了排序可适用于对I/O存储器的存取之外，EIEIO指令创建用于提供与SYNC指令相同排序功能的存储器屏障。EIEIO还可对存储进行排序。

在传统的MP系统中，存储器屏障指令的执行局限于紧密耦合的处理器，该紧密耦合的处理器向控制处理器(例如处理单元(PU))施加了额外工作负荷以便对异构MP系统之内的其他非对称型处理器和/或设备进行管理。在有些情况下，该局限性还限制了非对称型处理器对系统资源进行管理的能力，这是因为存储器排序没有受到控制。

因此，需要一种用于提供存储器屏障指令的、可以解决至少某些与传统系统和方法有关的问题及缺点的方法和/或系统。

发明内容

本发明提供了一种用于在直接存储器存取(DMA)设备中创建存储器屏障的方法。接收存储器屏障命令，并且接收存储器命令。根据存储器屏障命令执行存储器命令。根据存储器屏障命令开始总线操作。根据总线操作接收总线操作确认。根据总线操作确认执行存储器屏障命令。

本发明还提供了一种用于在直接存储器存取操作过程中创建存储器屏障的装置，该装置包括：第一通信信道，被配置为接收存储器命令和存储器屏障命令；展开逻辑，该展开逻辑与第一通信信道相耦合，并且被配置为根据存储器屏障命令而开始总线操作；第二通信信道，该第二通信信道与展开逻辑相耦合，并且被配置为传送总线操作并且接收总线操作确认；以及直接存储器存取控制器，该直接存储器存取控制器与第一通信信道、第二通信信道以及展开逻辑相耦合，并且被配置为：执行存储器命令；以及根据总线操作确认来执行存储器屏障命令。

附图说明

为了更彻底地了解本发明以及其优点，现在参考结合附图所进行的以下描述，在附图中：

图1给出了具有DMA控制器的系统的方框图；

图2给出了多处理器(MP)系统的方框图；

图3给出了直接存储器存取同步(dmasync)命令的操作的流程图；以及

图4给出了直接存储器存取强制按序执行输入/输出(dmaeieio)命令的操作的流程图。

具体实施方式

在下面的讨论中，对许多具体的细节进行了阐述以提供对本发明的彻底了解。然而，对于本领域普通技术人员来说，无需这种具体细节也可实施本发明。在其他情况下，为了不因为不必要的详述而模糊了本发明，已经依照示意图或方框图的形式对众所周知的元件进行了说明。此外，在很大程度上，已经省去了与网络通信、电磁信号传送技术等有关的细节，这是因为，这种细节不被认为是获得对本发明的彻底了解所必需的，而且这种细节被认为是在相关领域普通技术人员的知识范畴之内。

此外，应该注意的是，除非另有说明，否则在这里所描述的所有功能均可以用硬件或软件或者其某些组合来实现。然而，在优选实施例中，这些功能是通过诸如计算机或电子数据处理器这样的处理器根据诸如计算机程序代码这样的代码、软件、和/或被编码用以执行这种功能的集成电路来执行的，除非另有说明的除外。