[发明专利]包括作为熔丝元件的二极管的熔丝存储单元

权利要求书

1.一种具有未编程和已编程的状态的非易失性熔丝存储单元，包 括半导体结型二极管，其中，当单元从未编程的状态转变成已编程的状 态时，半导体结型二极管担当熔丝。

2.如权利要求1所述的非易失性熔丝存储单元，其中，在未编程 的状态中，半导体结型二极管处于低阻状态，而在已编程的状态中，半 导体结型二极管处于高阻状态。

3.如权利要求2所述的非易失性熔丝存储单元，还包括第一导体 和第二导体，其中，在未编程的状态中，将半导体结型二极管设置在第 一和第二导体之间，并且与第一和第二导体电接触。

4.如权利要求3所述的非易失性熔丝存储单元，其中，在未编程 的低阻状态中，当在第一和第二导体之间施加约0.5和约3V之间的读取 电压时，在第一和第二导体之间流过约0.4微安或以上的电流。

5.如权利要求4所述的非易失性熔丝存储单元，其中，在未编程 的低阻状态中，当在第一和第二导体之间施加约0.5和约3V之间的读取 电压时，在第一和第二导体之间流过约1.0微安或以上的电流。

6.如权利要求3所述的非易失性熔丝存储单元，其中，在已编程 的高阻状态中，二级管两端的电阻是约1×10⁷欧姆或以上。

7.如权利要求6所述的非易失性熔丝存储单元，其中，在已编程 的高阻状态中，二级管两端的电阻是约2×10⁸欧姆或以上。

8.如权利要求3所述的非易失性熔丝存储单元，其中，以第一高 度在衬底上形成第一导体，以第二高度在衬底上形成第二导体，第二高 度超过第一高度，并且半导体结型二极管是垂直定向的柱。

9.如权利要求8所述的非易失性熔丝存储单元，其中，半导体结 型二极管是p-i-n二极管。

10.如权利要求9所述的非易失性熔丝存储单元，其中，在未编程 的状态中，半导体结型二极管与硅化物层相接触。

11.如权利要求10所述的非易失性熔丝存储单元，其中，硅化物 层包括从由硅化钛、硅化钴、硅化铬、硅化钽、硅化铂、硅化镍、硅化 铌、和硅化钯组成的组中所选择的硅化物。

12.如权利要求11所述的非易失性熔丝存储单元，其中，第一导 体或第二导体包括钨。

13.如权利要求11所述的非易失性熔丝存储单元，其中，半导体 结型二极管的最大直径不超过约150nm。

14.如权利要求13所述的非易失性熔丝存储单元，其中，半导体 结型二级管的最大直径不超过约90nm。

15.如权利要求8所述的非易失性熔丝存储单元，其中，衬底包括 单晶硅。

16.如权利要求2所述的非易失性熔丝存储单元，其中，通过在二 极管两端施加编程电压，将半导体结型二极管从未编程的低阻状态转换 到已编程的高阻状态。

17.如权利要求16所述的非易失性熔丝存储单元，其中，编程电 压在约4V和约30V之间。

18.如权利要求2所述的非易失性熔丝存储单元，其中，存储单元 位于单片三维存储阵列的第一存储级。

19.如权利要求18所述的非易失性熔丝存储单元，其中，在第一 存储级上至少单片地形成第二存储级。

20.一种多个未编程的非易失性熔丝存储单元，包括：

以第一高度在衬底上形成的多个实质平行的第一导体；

以第二高度在衬底上形成的多个实质平行的第二导体，其中，第二 高度与第一高度不同；

多个导电柱，每一个柱设置在第一导体之一和第二导体之一之间， 并且每一个柱与第一柱之一和第二柱之一电接触，

其中，每一个柱均包括硅化物层。

21.如权利要求20所述的多个未编程的非易失性熔丝存储单元， 其中，多个柱每一个均包括半导体结型二极管。