[发明专利]用于统一输入/输出和降低延迟的网络设备体系结构有效
| 申请号： | 200580034646.0 | 申请日： | 2005-10-13 |
| 公开（公告）号： | CN101040489A | 公开（公告）日： | 2007-09-19 |
| 发明（设计）人： | 西尔瓦诺·加伊;托马斯·埃兹尔;戴维·贝尔加马斯科;迪内希·达特;弗拉维欧·博诺米 | 申请（专利权）人： | 思科技术公司 |
| 主分类号： | H04L12/28 | 分类号： | H04L12/28 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 王怡 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 统一 输入 输出 降低 延迟 网络设备 体系结构 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于思科技术公司，未经思科技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200580034646.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：球状超微粒子及其制造方法
- 下一篇：MPLS cookie标签
