[发明专利]支持多处理器系统中的多个配置的方法和设备

说明书

技术领域

本发明涉及使用多处理器系统体系结构实现多个处理配置的方法和设备。

背景技术

近年来，因为刀刃(cutting-edge)计算机应用涉及实时多媒体功能，人们对更快速的计算机处理数据吞吐量有永不满足的期望。图形应用是那些应用中的一种，图形应用对处理系统有最高的要求，因为它们需要在相对短时间段内进行非常大量的数据访问，数据计算和数据操作，以实现期望的视觉结果。这些应用需要非常快速的处理速度，例如每秒数千兆位数据。虽然某些处理系统使用单处理器来实现快速处理速度，然而其它处理系统则利用多处理器体系结构来实现。在多处理器系统中，多个子处理器能够并行(或至少一致地)工作，以实现期望的处理结果。

某些多处理系统考虑通过矩阵配置经由接口来进行互连，以提高处理吞吐率和通用性。在美国专利公开说明书2005/0097231和美国专利6,526,491中公开了这样的配置的例子，这里将上述文献的整个公开内容引为参考。虽然在这些文献中公开的技术可能用于各种应用，然而它们不能在其它应用中提供期望的灵活度和/或可编程性。

因此，本领域需要一种新的方法和设备，用于互连一或多个多处理器系统和一或多个外部设备，以实现更高处理能力。

发明内容

根据本发明的一或多个方面，处理元件(PE)(使用多个不同并行处理器)包含宽带接口控制器(BIC)，其提供一致性或非一致性的高性能互连，用于连接其它PE，存储器子系统，交换机，桥接器芯片等等。BIC提供2个灵活接口，其具有不同的协议和带宽能力，以满足不同的系统需求。所述接口能够被配置为2个I/O接口(IOIF0/1)，或配置为I/O和一致性SMP接口(IOIF&BIF)。当BIC被配置成一致性SMP接口时，BIC为PE提供高性能一致性互连。当BIC被配置成I/O接口时，BIC为PE提供高性能(非一致性)互连。

BIC包含逻辑层，传送层，数据链路层和物理链路层。逻辑层(和在某些实施例中的传送层)可以用于在一致性SMP接口(BIF)和非一致性接口(IOIF)之间改变BIC的操作。逻辑层定义BIF或IOIF的基本操作，包含定序和一致性规则。传送层定义如何在设备之间传送命令和数据分组。命令和数据分组优选地被分成称作物理层组(PLG)的较小单元，以便提供给数据链路层。数据链路层定义保证(基本上)在发送方和接收方之间进行信息的无差错传送的设施。物理层定义I/O驱动器的电气特性和定时，并且描述在物理链路上如何传送数据链路封装。物理链路层优选地支持多达2组逻辑/传送/数据链路层的并行操作，和在这两组之间分配物理层可用带宽的可配置方法。

BIC的逻辑层，传送层，数据链路层和物理层的功能和操作优选地使物理层带宽可以在2个接口之间进行划分，只要(BIF和/或IOIF)的总带宽不超过物理层的最大带宽。例如，物理层可以具有35GB/s的总原始输出带宽和25GB/s的总原始输入带宽。

根据本发明的一或多个其它实施例，BIC的灵活接口允许在一或多个处理器单元所布置到的系统配置中具有显著的灵活性。例如，BIC可以用于实现双I/O接口(IOIF0和IOIF1)，以在PE和2个设备之间建立相应的非一致性接口。BIC的物理层输入/输出带宽可以在2个IOIF接口之间划分，只要2个接口的带宽总和不超过物理层的总带宽(例如，30GB/s出，25GB/s入)。

根据可选实施例，通过均在一致性对称多处理器(SMP)接口(或BIF)配置中使用其相应的BIC，2个处理器元件可以被级联起来。每个处理元件的一致性SMP接口(BIF)彼此连接以在其间建立一致性接口。每个处理元件的IOIF可以以非一致性方式针对其它设备发送和接收数据。并且，每个BIC的物理层输入/输出带宽可以在其2个接口之间划分。

根据另一个可选实施例，通过均在一致性SMP接口(BIF)配置中使用其相应的BIC，多于2个的处理器元件可以被级联起来。集中布置的处理器元件可以使用具有2个BIF的BIC。一对终端布置的处理器元件可以构成集中布置的处理器元件，并且每个处理器元件使用具有一个BIF和一个IOIF的BIC。每个处理元件的BIF可以彼此连接以在其间建立一致性接口。终端处理元件的IOIF可以以非一致性方式针对其它设备发送和接收数据。