[发明专利]成膜方法、半导体装置的制造方法、半导体装置、程序和存储介质

说明书

技术领域

本发明涉及在被处理基板的Cu扩散防止膜上形成Cu膜的成膜方法和、使用该成膜方法的半导体装置的制造方法和半导体装置，还有使该成膜方法运行的程序、和存储该程序的存储介质。

背景技术

近年，随着半导体装置的高性能化，半导体器件的高集成化进一步发展，细微化的要求也越发显著，配线规则正在向0.1μm以下的领域发展。而且，配线材料也使用了配线延迟影响较小，电阻值较低的Cu。

因此，Cu成膜技术和细微配线技术的组合成为近年来细微化多层配线技术的重要的关键性技术。

例如，半导体装置等的配线使用Cu配线的情况下，由于担心在Cu配线的周围形成的绝缘层中Cu会扩散，通常会在Cu配线与绝缘层之间形成Cu扩散防止膜(有时也叫做阻挡膜、基底膜等)。

[专利文献1]日本特开2004-193499号公报

但是，在这样的情况下，对于Cu配线现有使用的Cu扩散防止膜，例如Ta膜或TaN膜等的密接性不好，Cu配线与Cu扩散防止膜之间产生剥离现象，由此产生了例如半导体装置的可靠性下降等问题。

另外，例如在半导体装置的制造工序中，除了膜的分离现象以外，特别是在热工序之后会产生Cu的凝聚，并且，在这样密接性差，且会产生凝聚的状态下形成的Cu配线，当Cu配线中流过的电流密度升高的时候，由电子的界面扩散引起的电迁移使配线产生劣化，而且也有可能由于应力迁移使配线劣化或损坏。

为此，尝试了在Cu扩散防止膜与Cu配线之间由Ru形成密接膜的方法，但是并没有使Cu扩散防止膜与Cu导线之间充分的保持密接性，也没有使Cu的凝聚性得以充分的改善，并没有达到实际使用中所要求的水平。

发明内容

在此，本发明解决了上述问题，本发明的目的在于提供一种新的有用的成膜方法，并提供使用该成膜方法的半导体装置的制造方法及半导体装置、还有使该成膜方法运行的程序、以及存储该程序的存储介质。

本发明的具体课题是，提供能够使Cu扩散防止膜与Cu配线之间具有良好密接性的成膜方法，并提供使用该成膜方法的半导体装置的制造方法及半导体装置、还有使该成膜方法运行的程序、以及存储该程序的存储介质。

本发明的第一观点，通过一种成膜方法解决上述课题，该成膜方法的特征在于：是在被处理基板上形成Cu膜的成膜方法，包括：在上述被处理基板上形成的Cu扩散防止膜上形成密接膜的第一工序；和在上述密接膜上形成上述Cu膜的第二工序，且上述密接膜含有Pd。

此外，本发明的第二观点，通过一种半导体装置的制造方法解决上述课题，该半导体装置的制造方法的特征在于：是具有Cu配线部的半导体装置的制造方法，具有：在按照被处理基板上的绝缘层上形成的图案形状形成的Cu扩散防止膜上，形成密接膜的第一工序；和在上述密接膜上形成上述Cu配线部的第二工序，其中，上述密接膜含有Pd。

此外，本发明的第三观点，通过一种半导体装置解决上述问题，该半导体装置的特征在于：其具有：在被处理基板上形成的绝缘层、在上述绝缘层中形成的Cu配线部、和在上述绝缘层与上述Cu配线部之间形成的Cu扩散防止膜，且上述Cu配线部与上述Cu扩散防止膜之间具有含有Pd的密接膜。

此外，本发明的第四观点，通过一种程序解决上述课题，该程序的特征在于：是在计算机中运行成膜方法的程序，该成膜方法利用成膜装置，在被处理基板上形成的Cu扩散防止膜与Cu配线部之间形成含有Pd的密接膜，该程序具有：向上述被处理基板供给成膜气体的成膜气体工序；从上述被处理基板上除去该成膜气体的成膜气体除去工序；向上述被处理基板上供给还原气体的还原气体工序；和从上述被处理基板上除去该还原气体的还原气体除去工序。

此外，本发明的第五观点，通过一种成膜装置解决上述问题，该成膜装置的特征在于：是在被处理基板上形成的Cu扩散防止膜与Cu配线部之间形成含有Pd的密接膜的成膜装置，该成膜装置具备控制装置，运行：向上述被处理基板上供给成膜气体的成膜气体工序；从上述被处理基板上除去该成膜气体的成膜气体除去工序；向上述被处理基板上供给还原气体的还原气体工序；和从上述被处理基板上除去该还原气体除去的还原气体除去工序。

根据本发明，半导体装置的Cu扩散防止膜与Cu配线之间的密接性可以更加好，可以提高半导体装置的可靠性。

附图说明

图1是表示实施例1的成膜方法的流程图(之一)。

图2A是按顺序表示实施例1的半导体装置的制造方法的图(之一)。