[发明专利]半导体异质结构

说明书

技术领域

本发明涉及一种用于发光器件的半导体异质结构，具体地，涉及一种由晶格失配半导体材料构成的结构。该异质结构包括由两个发射极组成的注入区、光产生层(light generation layer)、以及电子俘获区。更具体地，该异质结构可以由热电材料制成，具体地，由第三族金属及其合金的氮化物制成。该异质结构还可以由包括第三族金属的砷化物以及磷化物的氮制成。

背景技术

可以将本文中称为LED的发光二极管的外量子效率定义为：

η_ext＝γ·η_cap·η_int·η_out，

其中，γ是注入效率，η_cap是将载流子俘获进光产生区的效率，η_int是光产生区中载流子的辐射复合产生的辐射效率，η_out是光提取效率。通过对所有这些参数取最大值而获得最大的LED效率。前三个因子集合在一起，最理想的状态是在LED结构设计期间就同时处理他们。

处理的第一个因子是将载流子俘获进光产生区的效率。在器件层之间晶格失配的情况下，电子和空穴在其中复合的层的厚度应该足够小，以保护材料性质以及避免由位错形核引起的应变驰豫。然而，当减小层的厚度时，光产生层中俘获的载流子明显地减少。可以通过以下关系表征这种俘获：

q+-q-=-ndτ,]]>

其中，q₊和q_-是进入光产生层和流出光产生层的载流子流量，n是发射极中载流子的密度，d是光产生窄带隙层的宽度，τ是俘获时间，通常该俘获时间由电-光声子相互作用(electron-optical phonon interaction)决定。该关系表明随着光产生层宽度的减少，载流子流量的俘获部分减少并与俘获时间成反比。对于固定宽度的光产生层，因为电子有效质量的值较低，并且因此能量驰豫时间τ较长，所以载流子的俘获对于电子比对于空穴效率低。另一个减少俘获进窄能带隙区中的载流子的固有机制是部分地反射来自该区域的电子或空穴波。因此，载流子存在于窄能带隙区中的概率降低，导致与窄带能隙中的定域态的低效耦合并导致俘获时间τ的增加。结果，器件的俘获效率降低，并且效率η_ext比上注入电流的最大值远低于典型的器件工作电流。很多结构试图解决这个问题。一种解决方案是在光产生区的空穴注入侧上使用另外的宽带隙层以防止电子溢出该区域。该解决方案适用于基于氮化物的发光器件的情况，其由Nagahama等人在美国专利号6677619中提及并在此参考。然而，该势垒的出现增加了电子和空穴的反射，使该解决方案并不理想。为了防止载流子从光产生区逃逸，Nakamura等人在美国专利申请号2004/0101012中建议从光产生区的两侧插入两个势垒。因为大体上该解决方案从势垒产生载流子的强反射，所以发明人建议将势垒做的尽可能的薄以增加载流子隧穿其的概率。但是，该解决方案的一个缺点是：在这种情况下，载流子的隧穿是不共振的，因此，对于任何合理的势垒厚度，该势垒对载流子的反射显著地减小了俘获进光产生区中的载流子的效率。Wang等人在英国专利号2352326中公开了一种CART结构，其中电子被积累在结构的n型部分的预备储层中，从那里电子共振地穿过光产生区。该储层应该是足够的厚以有效地积累载流子。实际上，很难以晶格失配半导体材料为基础实现厚的高质层。

处理的第二个因子是注入效率，因为光子在靠近p-n界面的薄的光产生层产生，因此，期望在该界面上提供最大的注入效率。普通的解决方案是在不改变材料性质的情况下，对发射极尽可能大的掺杂。但是，对于某些材料而言，基本材料性质限制了发射极中的一个中的活性掺杂中心的浓度，其他发射极的过度掺杂破坏了光产生层上的光子和空穴注入电流的平衡，导致了注入效率减小。