[发明专利]在其它元件的处理期间存储单元的有源层的保护

说明书

技术领域

本发明通常关于存储器技术，且更特定地，是关于在如铜通孔的其它元件进行的处理(processing)步骤期间，存储单元(memory cell)的有源层(active layer)的保护。

背景技术

通常，关于计算机和其它电子装置的存储器装置是用于储存和保持其操作的信息。典型地，该存储器装置包括存储单元阵列，其中每一存储单元可以被存取而编程(programming，记存资料的动作，本文中称为编程)、擦除及读取。每一存储单元维持信息在“关(off)”状态或“开(on)”，亦分别标示为“0”或“1”，其可在存储单元的读取步骤期间被读取。

当电子装置持续研发与改良，所需储存和保持信息量持续增加。图1描述一种包括符合这些要求的有利特征的存储单元30。存储单元30包括，例如电极32、如Cu₂S之超离子层(superionic layer)34在电极32上、如Cu₂O或多种聚合物之有源层36在Cu₂S层34上、以及电极38在有源层36上。假设起始时存储单元30为未编程，为了编程存储单元30，施以负电压于电极38且电极32维持为接地，使得电位V_pg(“编程”电位)横越存储单元30施加而从电极32至电极38方向为由高至低电位。此电位足以使得铜离子从超离子层34被吸引至电极38且进入有源层36，使得有源层36(以及整个存储单元30)变成低电阻或导电状态。之后移除该电位，在编程步骤期间被拉入有源层36的铜离子仍维持在其中，因此有源层36(以及存储单元30)维持在低电阻或导电状态。

为了擦除存储单元，在电极38施以正电压且电极32维持为接地，使得电位V_er为由高至低电位为相反方向而横越存储单元30施加。此电位造成电流以相反方向流经存储单元，且足以使得铜离子从有源层36被排出且朝向电极32而进入超离子层34，接着造成有源层36(及整个存储单元30)变成高电阻或实质上不导电状态。在自存储单元30移除该电位后仍维持此状态。

在存储单元30的读取状态，电位V_r横越存储单元30施加而由高至低电位之方向和电位V_pg相同。此电位低于用于编程而横越存储单元30施加之电位V_pg(见上述)。在此状况中，如果存储单元30为被编程，存储单元30就会传递电流，表示存储单元是在其编程状态。如果存储单元30没有被编程，存储单元30不会传递电流，表示存储单元30是在其擦除状态。

图2至14描述用于形成该等存储单元一起与导电体或插塞于电子结构中的工艺。一开始在图2，介电层50形成在例如铜之导电金属层52上，金属层52被图案化成金属线52A、52B如图标。使用标准微影技术，使贯穿开孔(via openings)54、56形成于并贯穿位在金属线52A、52B上之介电层50，贯穿开孔54、56分别与金属线52A、52B连通(图3)。接着(图4)，开孔54、56以导电材料(例如铜)填充以分别在开孔54、56中形成铜体58、60，铜体58、60分别接触层52的金属线52A、52B。

例如氮化硅的硬掩膜62形成在所得结构上表面之上及上方，即以任何适合方法形成在铜体58、60及介电层50的上表面之上方(图5)。使用标准微影技术，移除硬掩膜62的部分以使所余硬掩膜部分64覆盖在铜体58但使铜体60的上表面暴露(图6)。接着，参考图7，蚀刻铜体60的上表面以在开孔56内形成凹部66，铜体58通过硬掩膜部分64覆盖而被保护。

含钽层68沉积在所得结构上及上方(图8)，即在介电层50、硬掩膜部分64、铜体60的暴露部分上及上方，填充前述步骤形成的凹部66。接着实行研磨步骤以移除除了在凹部66的部分70外之所有的层68，以及移除硬掩膜部分64而留下盖部(cap)70在铜体60上，因而形成包括铜体60及在铜体60上之盖部70之导电体72，以及平坦化整个结构(图9)。铜体58本身形成导电体。

参考图10及11，存储结构74形成在铜体58上。进一步，例如Cu₂S₂之无源层76(图10)，可使用硫化技术、气相反应、植入法、沉积法或任何适合技术形成。此导致无源层76位在导电体58上。如图11所示，可为有机或无机材料之有源层78以包括例如旋转涂布技术(spin-on technique)、化学气相沉积等任何适当技术形成在无源层76上及上方。