[发明专利]移除残余物的后蚀刻处理

说明书

技术领域

本发明是有关在半导体制程技术，特别是有关在处理后蚀刻材料表面以移除残余物。

背景技术

集成电路(IC)晶片的速度、密度及成本以极快的速度在成长。此长足的进展是由于电晶体的尺寸小型化而造成较快的速度与较高的功能密度。IC晶片上的电晶体的尺寸持续缩小，然而此却对后端连线形成一大挑战。当IC上的特征缩小至0.18微米以下时，金属连线变的更薄且密集度更高，此在金属线中造成较高的阻抗与较大的金属层间电容；而因此产生较长的时间延迟或较慢的操作速度。通过改变至不同材料，例如选用具有较高导电性的金属线与较低介电常数(低k)的绝缘材料，仍可实现较小的元件形状而不会显著影响最大的操作速度。此促使制作次0.18微米IC元件之后端连线的材料由铝与二氧化硅转换成铜与低k介电质。

铜被选作超大型集成电路(ULSI)的连线材料，是因其提供较高的导电性以及较铝更佳的抗电移能力。为避免铜进入金属层间介电质中，是在铜线与金属层间介电质之间使用阻障层。阻障层材料的实例包含有导电阻障物，例如钽(Ta)或含钽的合金、钛(Ti)或氮化钛与钛钨合金；以及介电质阻障物，例如氮化硅、碳化硅、碳氧化硅等。上述阻障物不仅可避免铜扩散进入金属层间介电质，其亦可在铜与金属层间介电质之间提供黏着性。

除了使用阻障层之外，由铝/氧化物转换成铜/低k材料，亦使得后端制作流程有相当多重要的改变。因为铜蚀刻很困难，因此需要应用新的方法，例如“金属镶嵌”(damascene)或“双重金属镶嵌”(dual damascene)制程。铜金属镶嵌/双重金属镶嵌为一种在绝缘材料中蚀刻出介层窗以及/或沟槽的制程。接着，铜填入这些介层窗以及/或沟槽中，且利用如化学机械研磨(CMP)制程加以平坦化，使得仅有导电材料留在介层窗与沟槽中。在双重金属镶嵌方法中，如图1A及图1B所示，在铜金属填充步骤之前，介层窗112与沟槽110皆被图案化至位于铜线层120(或其他导体，例如栅电极)上方的介电质堆叠100中。介电质堆叠100包含介电质与阻障材料的堆叠，例如介电质材料101位于阻障材料103上方。双重金属镶嵌方法的优点在在仅需要铜金属填充以及CMP制程以形成上层的金属线130与介层窗132，其中介层窗连接上层的金属线130至位于介电质堆叠100下方的铜线120导电层，如图1B所示。

在双重金属镶嵌方法中，介电质堆叠的图案化能以不同制程程序进行。一些程序会先图案化介层窗而一些会先图案化沟槽。不管使用那一种制程程序以形成双重金属镶嵌结构，介电质堆叠100是被蚀刻至位于介电质堆叠100下方的铜线120中。因而，铜线的上层表面121是暴露在介电质蚀刻环境中，特别是接近位于介电质堆叠底部的阻障材料103的蚀刻终点。此亦发生在一些单一金属镶嵌制程时。在这样的暴露的下，残余物会形成在铜线120的上表面121上以及形成在介电质堆叠100的蚀刻侧壁上。图2绘示在蚀刻上表面121上方的介电层103之后，铜线120的上表面121的暴露状况。如图2所示，残余物202已形成在铜线120的上表面121上与介电质堆叠100的蚀刻侧壁上。若在介电质蚀刻后未即时移除残余物202，则当铜表面暴露在环境中的水气时，残余物可能会造成铜线的腐蚀。近来移除残余物202的方法有湿式化学蚀刻，其成本相当高且费时。

因此，需要一种较快且成本较低的方法，以在双重金属镶嵌制程的金属层间介电质蚀刻后，可移除留在铜表面的残余物。

发明内容

本发明提供一种由基板上移除残余物的方法。实施例中，此方法包含导入制程气体进入真空反应室中，其中反应室中具有因暴露在含氟环境下而有残余物生成的基板表面。制程气体包含含氢气体。或者，制程气体另包含含氧气体或含氮气体。制程气体的等离子体形成在真空反应室中且在其中维持一段预定时间以移除表面上的残余物。在等离子体步骤中，基板温度维持在大约10至大约90℃之间。

在另一个金属镶嵌或双重金属镶嵌制程的实施例中，提供一种在半导体基板的铜线层上方的介电质阻障层开口的方法。此方法包含导入含氟制程气体进入具有基板设置其中的真空反应室，在此真空反应室中维持含氟制程气体的等离子体以蚀刻介电质阻障层，由此使铜线层表面不受覆盖。包括含氢气体的制程气体是接着被导入真空反应室中。或者，制程气体另包含含氧气体或含氮气体。制程气体的等离子体维持在真空反应室中以由铜线层的表面上移除因暴露在含氟制程气体而产生的残余物。在等离子体步骤中，基板温度维持在大约10至大约90℃之间。

附图说明

本发明的各项特征已在上文的实施例中辅以图式进行详细的阐述。