[发明专利]PCI Express总线中基于性能的分组排序

说明书

技术领域

本发明大体上涉及信息传递，更具体地涉及包括多个分组流的合并的信息的传递。

背景技术

针对多种目的，利用多种不同类型的设备和系统执行多种不同类型的电子通信。一种类型的电子通信系统包括与两个或多个不同组件之间基于分组的通信有关的通信。例如，计算机典型地包括通过总线与外设进行通信的中央处理单元(CPU)。指令和其它信息在CPU与外设之间的通信总线或其它链路上传递，而且通常使用分组数据流。

在典型的基于分组的高性能系统中，实现分组排序规则以确保精确的数据传输，并满足其它期望的性能特性。这些规则通常与具体的协议相关，这些规则的实施对于系统的连续且可靠的操作是重要的。

基于分组的系统的操作所面临的一个挑战涉及对多个分组流的处理。典型地，采用基于分组的通信的系统采用其上传递多个分组流的数据路径。当同时传送多个分组流时，这些分组流通常在数据路径中的特定点处合并，由此而沿着该数据路径传递。在数据路径中两个或更多个分组流合并的点将会是性能瓶颈。例如，合并分组流典型地涉及传递流的信道的使用。通常，当以多个信道实现时，将会出现数据冲突。另外，当被处理的数据量较大时，以及当对通信进行协调时需要遵循特定协议时，使用这种信道时的协调变得具有挑战性。

上文讨论的挑战与包括分组通信的多种通信方法有关。一种类型的基于分组的通信方法包括使用PCI(外围组件互连)系统。PCI是微处理器与附加设备之间的互连系统，其中扩展槽距离较近以便进行高速操作。使用PCI，计算机可以支持新的PCI卡，同时继续支持作为较早标准的工业标准结构(ISA)扩展卡。PCI被设计为独立于微处理器的设计，并与微处理器的时钟速度同步。PCI使用有源路径(在多站式总线上)来传输地址和数据信号，在一个时钟周期中发送地址，并且在下一个时钟周期中发送数据。PCI总线可以组装有适配器，其中所述适配器要求对彼此和/或系统存储器的快速访问，而且能够由主机处理器以接近于处理器的全部原始总线速度的速度来访问。利用突发传输来实现PCI总线上的读取和写入传输，即在第一周期中以发送地址而开始，并在特定数目的连续周期中发送数据序列。在起始器与目标设备之间协商突发脉冲的长度，并且该长度可以具有任意的长度。PCI类型的结构得到广泛使用，现在安装在多数桌面计算机上。

PCI Express结构展现出与PCI结构的相似性，具有某些改变。PCIExpress结构采用开关替代了PCI结构中的多站式总线，所述开关提供了输入-输出(I/O)总线的扇出(fan-out)。开关的扇出能力便于一系列的插入式高性能I/O的连接。所述开关是逻辑元件，可以在还包含主桥的组件中实现。PCI开关在逻辑上可以被看作是例如PCI-PCI桥的集合，其中一个桥是上游桥，经过其下游侧将专用本地总线与包括额外的PCI-PCI桥的组的上游侧相连。

在PCI Express类型的系统中传递的分组流通常如上文所述而合并，这会成为系统中的性能考虑。合并执行的速度和精度对PCIExpress类型的系统的操作产生影响。此外，分组流的处理必须与和PCIExpress相关的协议(或无论哪一个所实现的系统协议或标准)兼容。利用PCI Express系统，这些协议典型地规定了在合并分组流时应当使用的具体排序规则，以便遵守该协议(或标准)。与这些类型的协议兼容、同时实现期望的性能(例如相对低的等待时间和相对高的带宽)是一种挑战。

这些和其它限制提出了对基于分组的通信的实施方式的挑战，其中所述基于分组的通信具有多种通信方法，包括PCI Express通信方法。

发明内容

本发明的多个方面包括针对多个计算机电路和系统的通信方法，例如包括分组类型的通信，例如PCI型系统和其它。本发明以多个实施方式和应用为例，下文对其中的一些进行概括。

根据本发明的示例实施例，使用基于规则和基于性能的排序方法来处理基于分组的数据。根据分组和基于规则的处理而传送分组流。

在本发明的另一个示例实施例中，在采用基于规则的处理方法的系统中，基于协议规则的分组排序与基于性能的分组排序是分开地实现的。例如，当系统是PCI Express系统时，实现协议和其它规则以便对分组进行排序(以及处理)。基于性能的分组排序与基于规则的排序分开进行，同时满足PCI Express(或其它)系统所采用的协议和其它规则。