[发明专利]用于绝缘体上硅（SOI）技术的电可编程熔丝

权利要求书

1.一种电可编程熔丝，包括：

半导体衬底(10、101)；

绝缘层(53、153)，在所述半导体衬底(10、101)上；以及

晶体半导体主体(52、152)，位于所述绝缘层(53)上，以使所述晶体半导体主体(52、152)与所述半导体衬底(10、101)电和热隔离，其中所述晶体半导体主体(52、152)包括熔丝连接区域(47)，所述熔丝连接区域(47)在其第一端部处电连接到第一接触区域(42、142)而在其相反端部处电连接到第二接触区域(42、143)。

2.根据权利要求1的熔丝，其中所述晶体半导体主体(52、152)包括选自如下的材料：晶体硅、掺杂的晶体Si、晶体SiGe、掺杂的晶体SiGe、晶体GaAs、和掺杂的晶体GaAs。

3.根据权利要求1的熔丝，其中所述绝缘层(53、153)包括选自如下的材料：氧化物和氮化物。

4.根据权利要求1的熔丝，其中所述熔丝连接区域(47)包括多晶金属硅化物或金属硅化物的层。

5.根据权利要求1的熔丝，其中所述多晶半导体主体(52、152)的侧壁被填充介质(54、154)包围。

6.根据权利要求5的熔丝，其中形成所述填充介质(54、154)而没有在所述晶体半导体主体(52、152)上施加额外的应力。

7.根据权利要求5的熔丝，其中所述填充介质(54、154)包括使掺杂剂从所述晶体半导体主体(52、152)向外的扩散最小化的材料。

8.根据权利要求5的熔丝，其中所述绝缘层(53、153)和所述填充介质(54、154)包括氧化物。

9.根据权利要求1的熔丝，还包括在所述晶体半导体主体(52、152)上形成的导电层(51、151)。

10.根据权利要求1的熔丝，其中所述熔丝连接区域(47)具有0.03-0.3μm范围内的宽度。

11.根据权利要求1的熔丝，其中所述熔丝连接区域具有0.5-1.5μm范围内的长度。

12.根据权利要求1的熔丝，其中所述晶体半导体主体(52、152)包括选自B、As、P和In的掺杂剂。

13.根据权利要求1的熔丝，其中所述晶体半导体主体(52、152)包括第一掺杂区域和包括与所述第一掺杂区域不同掺杂剂的第二掺杂区域。

14.根据权利要求1的熔丝，其中所述第一和第二接触区域(42、142、143)与所述熔丝连接区域(47)具有相同的宽度。

15.根据权利要求1的熔丝，其中所述第一和第二接触区域(42、142、143)具有比所述熔丝连接区域(47)的宽度更宽的宽度。

16.一种电可编程熔丝，包括：

半导体衬底(10、101)；

绝缘层(53、153)，在所述半导体衬底(10、101)上；以及

晶体硅主体(52、152)，位于所述绝缘层(53、153)上，以使所述晶体硅主体(52、152)与所述半导体衬底(10、101)电和热隔离，其中所述晶体硅主体(52、152)包括熔丝连接区域(47)，所述熔丝连接区域(47)在其第一端部处电连接到第一接触区域(42、142)而在其相反端部处电连接到第二接触区域(42、143)，

其中所述晶体硅主体(52、152)的侧壁被填充氧化物(54、154)包围。

17.根据权利要求16的熔丝，还包括在所述晶体硅主体(52、152)上形成的上部导电层(51、151)。

18.根据权利要求17的熔丝，其中所述上部导电层(51、151)包括硅化物。

19.根据权利要求16的熔丝，还包括在所述晶体硅主体(52、152)和所述填充氧化物(54、154)上形成的氮化物覆层(44、144)。

20.根据权利要求16的熔丝，其中所述晶体硅主体(52、152)还包括掺杂剂。