[发明专利]多处理器系统以及其中的排他控制方法

权利要求书

1.一种多处理器系统，其特征在于，具备：

多个处理器，其各个在执行排他控制之前，为了获得锁而断言读出信号，并且在执行排他控制之后，为了释放锁而断言写入信号；以及

锁寄存器，其与上述多个处理器连接；

其中，上述锁寄存器包括：

保存单元，其保存锁定状态或者非锁定状态的第1锁变量；

锁变量输出单元，其在上述处理器中的1个断言读出信号时，输出此前保存在上述保存单元中的第1锁变量；以及

锁变量输入单元，其在上述处理器中的1个断言读出信号时，通过对该读出信号的逻辑电平与上述保存单元中保存的、表示第1锁变量的锁定状态或者非锁定状态的逻辑电平进行逻辑运算，将锁定状态的第1锁变量设定到上述保存单元，并且在上述处理器中的1个断言写入信号时，通过对该写入信号的逻辑电平与上述保存单元中保存的、表示上述第1锁变量的锁定状态或者非锁定状态的逻辑电平进行逻辑运算，将非锁定状态的第1锁变量设定到上述保存单元。

2.如权利要求1所述的多处理器系统，其特征在于，上述锁寄存器进一步包括：

总线重试单元，其在上述第1锁变量被设定为锁定状态的期间，在上述处理器中的1个断言读出信号时，生成用于提供给上述处理器的总线重试信号。

3.如权利要求1所述的多处理器系统，其特征在于，进一步具备：

与上述多个处理器共同连接的第1总线；

与上述第1总线连接的存储器；以及

与上述多个处理器共同连接的第2总线；

其中，上述锁寄存器连接到上述第2总线。

4.如权利要求1所述的多处理器系统，其特征在于，进一步具备：

存储1个、或者2个或2个以上的第2锁变量的存储器；

上述处理器中的各个断言读出信号而从上述锁寄存器读出第1锁变量，且在所读出的第1锁变量为非锁定状态的情况下，从上述存储器读出第2锁变量，在所读出的第2锁变量为非锁定状态的情况下，将第2锁变量改写为锁定状态。

5.一种多处理器系统中的用于实现排他控制的方法，是具备多个处理器和与上述多个处理器连接的、保存锁定状态或者非锁定状态的第1锁变量的锁寄存器的多处理器系统中的用于实现排他控制的方法，其特征在于，包括：

在上述处理器中的1个为了获得锁而断言读出信号时，通过使上述锁寄存器对该读出信号的逻辑电平与该锁寄存器中保存的、表示第1锁变量的锁定状态或者非锁定状态的逻辑电平进行逻辑运算，将锁定状态的第1锁变量写入到该锁寄存器的步骤；

在所读出的第1锁变量为非锁定状态的情况下，由该1个处理器执行排他控制的排他控制步骤；以及

在执行排他控制之后，在该1个处理器为了释放锁而断言写入信号时，通过使上述锁寄存器对该写入信号的逻辑电平与该锁寄存器中保存的、表示上述第1锁变量的锁定状态或者非锁定状态的逻辑电平进行逻辑运算，将非锁定状态的第1锁变量写入到该锁寄存器的步骤。

6.如权利要求5所述的多处理器系统中的用于实现排他控制的方法，其特征在于，进一步包括：

在上述第1锁变量为锁定状态的期间，在上述处理器中的1个断言读出信号时，生成用于提供给上述处理器的总线重试信号的步骤。

7.如权利要求5所述的多处理器系统中的用于实现排他控制的方法，其特征在于：

上述多处理器系统进一步具备存储1个、或者2个或2个以上的第2锁变量的存储器；

上述排他控制步骤包括：

在所读出的第1锁变量为非锁定状态的情况下，从上述存储器读出第2锁变量的步骤；

在所读出的第2锁变量为非锁定状态的情况下，将第2锁变量改写为锁定状态的步骤；以及

在将第2锁变量改写为锁定状态之后，执行排他控制的步骤。