[发明专利]半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法

说明书

技术领域

本发明是关于半导体装置以及制造半导体装置的方法，更详而言之，是关于包括绝缘体上硅(silicon-on-insulator，简称SOI)技术的改良半导体装置。

背景技术

在半导体产业中持续研发之重要目标为在增加半导体效能的同时减少半导体装置的功率消耗。诸如金属氧化物半导体场效晶体管(MOSFET)的平面型晶体管(planar transistor)特别适合用于高密度集成电路。当MOSFET以及其它装置的尺寸减小时，该装置的源极/漏极区域、沟道(channel)区域、以及栅极电极的大小亦减小。

具有短沟道长度持续更小的平面型晶体管的设计需要提供非常浅的源极/漏极结(junction)。浅结需要避免注入的掺杂物侧向扩散至沟道内，因为此种扩散不利地造成漏电流(leakage current)以及不佳的击穿(breakdown)效能。通常在短沟道装置中可接受的效能需要深度为1000埃等级或更小的浅源极/漏极。

绝缘体上硅(SOI)技术允许形成高速、浅结装置。此外，SOI装置通过减少寄生结电容(parasitic junction capacitance)而改进效能。

在SOI衬底中，由氧化硅制成的埋设氧化物(buried oxide)(BOX)膜形成于单晶硅上，而单晶硅薄膜形成于其上。各种制造此种SOI衬底的方法为已知的。其中一种方法为通过注入氧分离(Separation-by-Implanted Oxygen)(SIMOX)的方法，其中离子注入氧至单晶硅衬底以形成埋设氧化物(BOX)膜。

另一种形成SOI衬底的方法为晶圆键合(wafer bonding)，其中将具有氧化硅表面层的两个半导体衬底共同键合在该氧化硅表面以形成BOX层于该等两个半导体衬底间。

另一种SOI技术为Smart其亦有关经由氧化物层而键合半导体衬底。在Smart方法中，在键合前以氢离子注入其中一个半导体衬底。该氢离子注入接着使经氢离子注入的衬底自键合的衬底中分离，而留下硅薄层在表面上。

可通过选择具有某晶面定向(crystal plane orientations)的硅层而进一步提升半导体装置效能，该晶面定向有利于空穴或电子流动。例如，若将P型MOSFETs(PMOSFETs)制造于(110)硅表面上，且将栅极定向使空穴于(110)/<110>的方向流动，则可改良PMOSFETs的效能。在(110)/<110>方向流动的空穴的迁移率(mobility)比在习知(100)/<110>方向流动的空穴的迁移率的两倍还高。不幸地，在(110)表面上以对(110)/<110>方向之成直角(right angles)移动的空穴在(110)/<100>方向流动。在(110)/<100>方向的空穴的迁移率只有在(110)/<110>方向流动的空穴的迁移率的2/3。此外，在(110)面的电子迁移率比在习知(100)面的电子迁移率低很多。

此处所应用的术语「半导体装置」不限于特定揭露的实施例。此处所应用的半导体装置包含种类广泛的电子装置，其包含覆晶(flipchips)、覆晶/封装组合(package assemblies)、晶体管、电容器、微处理器、随机存取存储器等。通常，半导体装置是指任何包括半导体的电子装置。

发明内容

在半导体装置技艺中存在结合SOI技术的效能改良以及理想硅晶向(crystal orientation)的需求。在此技艺中进一步存在包括MOSFET的半导体装置的需求，其中PMOSFETs和NMOSFETs分别制造于对于空穴(hole)和电子迁移率而言为理想的硅表面上。在此技艺中亦存在形成包括SOI技术及理想硅晶向之半导体装置之方法之需求。此外，在此技艺中存在形成包括MOSFETs之半导体装置之方法之需求，其中PMOSFETs和NMOSFETs制造于对于空穴和电子迁移率而言为理想的硅表面上。

本发明的实施例符合这些及其它需求，其提供包括具有第一晶向的衬底的半导体装置。第一绝缘层应在该衬底上，且多个硅层位于该第一绝缘层上。第一硅层包括具有第二晶向和晶面的硅。第二硅层包括具有该第二晶向及基本上与第一硅层的晶面垂直的晶面的硅。