[发明专利]具有扇区缓冲器的存储系统

权利要求书

1.用于读取和写入逻辑扇区的存储系统，该存储系统通过主机总线(HB)被连接到主系统，并且该存储系统包含具有内部存储器(IR)的存储控制器(FC)和快闪存储器芯片(F1..Fn)，所述快闪存储器芯片(F1..Fn)被构造成能单个清除的存储区，所述存储区又包含多个用于存储逻辑扇区的可写入和可读取的存储扇区，其特征在于，为了与主系统进行通信而在至少一对交替的扇区缓冲器(SBn1，SBn2)中暂存逻辑扇区，并且借助至少一个直接快闪存取单元(DFAn)在扇区缓冲器(SBn1，SBn2)与快闪存储器芯片(F11..Fnx)之间直接传输所述逻辑扇区。

2.按权利要求1所述的存储系统，其特征在于，所述快闪存储器芯片(Fxy)经过至少一条存储器总线(MBn)通过矩阵开关(CB)与多对扇区缓冲器(SBn1，SBn2)相连接，其中，所述扇区缓冲器通过输入复用器(MUX1)与主机总线(HB)相连接。

3.按权利要求2所述的存储系统，其特征在于，给每对扇区缓冲器分配存储器总线(MBn)和直接快闪存取单元(DFAn)。

4.按权利要求1所述的存储系统，其特征在于，在一扇区缓冲器对(SBn1，SBn2)中，分别给主机总线(HB)分配一个扇区缓冲器，和给存储控制器(FC)或给具有直接快闪存取单元(DFAn)的存储器总线(MBn)分配一个扇区缓冲器，并且在相应地传输一扇区之后，更换所述扇区缓冲器的分配。

5.按权利要求2所述的存储系统，其特征在于，由存储控制器(FC)来初始化扇区缓冲器(SBn1，SBn2)经过复用器(MUXn1，MUXn2)的分配，并且在此之后由相对应的直接快闪存取单元来转换该分配。

6.按权利要求1所述的存储系统，其特征在于，所述存储控制器(FC)替代相应的直接快闪存取单元(DFAn)访问快闪存储器芯片(Fn1..Fnx)。

7.按权利要求1所述的存储系统，其特征在于，存储控制器(FC)必要时直接读出或写入扇区缓冲器(SB1，SB2)的任意存储位置。

8.按权利要求1所述的存储系统，其特征在于，多个逻辑扇区被总结成一个页，并且通过至少一个被分配给相应的直接快闪存取单元(DFAn)的页缓冲器(PBny)来实现扇区往返于快闪存储器芯片(Fn1..Fnx)的传输，并且相应传输的结束通过相对应的直接快闪存取单元(DFAn)在存储控制器(FC)上触发中断。

9.按权利要求8所述的存储系统，其特征在于，通过相应的复用器(MUXn1，2)和所属的直接快闪存取单元(DFAn)能调节六种不同的传输方向：

1：主机<->存储器，

2：主机<->页缓冲器+存储器，

3：页缓冲器<->存储器，

4：存储器<->主机，

5：存储器<->主机+页缓冲器，

6：存储器<->页缓冲器。

10.按权利要求1所述的存储系统，其特征在于，分别通过ECC字在快闪存储器芯片中保护扇区，并且与扇区的传输并行地，在被分配给相应的直接快闪存取单元(DFAn)的ECC单元(ECCn)中实现ECC字的计算或者检查。

11.按权利要求1所述的存储系统，其特征在于，分别与ECC计算并行地，在所分配的CRC单元(CRCn)中通过所述扇区构成CRC符。

12.按权利要求1所述的存储系统，其特征在于，由存储控制器(FC)借助两个寄存器组(DRn1，2)来控制所述直接快闪存取单元(DFAn)。

13.按权利要求12所述的存储系统，其特征在于，通过复用器(MFn1，2)交替地给存储控制器(FC)或者给相应的直接快闪存取单元分配所述寄存器组(DRn1，2)。

14.按权利要求10所述的存储系统，其特征在于，所述直接快闪存取单元(DFA)将下一指令从所接通的寄存器组(DRn1，2)发送到快闪存储器芯片(Fn1..Fnx)，并且执行逻辑扇区的所属传输。