[发明专利]辅助相位内插器恢复时钟信号的机制

说明书

技术领域

本发明的实施例一般涉及相位内插器，更具体地讲，涉及一种用于从发送给接收器的串行数据中恢复时钟的内插器。

背景技术

在许多数据通信方案中，不与数据一起传送单独的时钟信号。这需要在接收端从数据中恢复时钟以便之后恢复数据。当通过传输介质传输时钟控制的数据时，诸如抖动和相位偏移(phase skew)等数据信号中的噪声会缩小数据的采样窗口。例如，占空比失真是由数据符号的非对称的正占空比和负占空比所引起的，并且可以作为与高频相关的抖动或作为相位跳跃表现出来。抖动、相位偏移以及占空比失真缩小了接收器所感知的采样窗口。

相位内插器电路越来越多地用于嵌入式时钟数据恢复系统，以将采样时钟定位于数据眼的中心。相位内插器一般使用产生自锁相环(PLL)的固定相位时钟，并将其适当地混合以生成内插的时钟，其可以被调整在数据位的中心。某些相位内插器电路的实施包括预调节器电路、混合器电路，以及放大器。当相位内插器在数倍于Gb/S的速度上运行时，任何占空比的恶化都可导致错误采样的数据。

相位内插器的输入上的固定相位时钟可以具有某一来自信号源或电源噪声的周期间的抖动。在相位内插器中被混合的相邻时钟之间的相位偏移也是有可能的。该抖动和相位偏移导致相位内插器输出中的占空比失真。

常规的相位内插器电路对可以导致低质量时钟的输入抖动和布图失配(layout mismatch)非常敏感。由于输入时钟中的抖动和相位偏移，相位内插器中的预调节器电路的输出可能具有不同的共模电压。这些不同的共模电压引起相位内插器的差分混合器电路中的工作点的不同。这可以导致相位内插器的输出时钟中的占空比失真，从而导致错误采样的数据。随着速度更高以及与时钟有关的抖动增加，即使在输入时钟上有明显的相位偏移和电源噪声所引起的抖动，可以提供较较干净的时钟的相位内插器也将有助于减少错误取样的数据的发生。

附图说明

通过以下给出的详细说明以及本发明的各个实施例的附图将会更充分地理解本发明。然而，不应将附图理解为将本发明限制于特定的实施例，而其仅仅是用于说明和理解。

图1示出简单通信系统的方框图；

图2示出可以使用相位内插器类型的接收器的方框图；

图3示出相位内插器的一个实施例的方框图；

图4示出表示相位内插器的输出的理想相位间隔(phase spacing)的示图；

图5示出表示相位内插器的输出的不理想相位间隔的示图；

图6示出相位内插器的一个实施例的电路/方框图；以及

图7是用于从数据流中恢复嵌入的时钟的方法的一个实施例的流程图。

发明内容

描述一种用于降低相位内插器电路中的占空比失真的方法和装置。在本申请中引用“一个实施例”或“实施例”表示，在本发明的至少一个实施例中包括结合实施例所描述的特定特征、结构或者特性。在申请的多处地方出现的用语“在一个实施例中”并非都指同一实施例。

在如下描述中，阐明了许多细节。然而，对于本领域技术人员而言显而易见的是，无须这些特定的细节也可以实施本发明的实施例。在其它情况下，为了避免使本发明难以理解，以方框图的形式示出公知的结构和器件，而未示出细节。

图1是简单通信系统100的一个实施例的方框图，其可以用于减小相位内插器电路中的占空比失真。系统100包括发射机(Tx)110、串行数据信号130，以及接收机(Rx)120。接收机单元120还包括时钟和数据恢复(CDR)单元125。

发射机102向接收机120发射串行数据信号130，例如包括一系列的数据符号。接收机120的CDR单元125对串行数据信号130(例如，包括在串行数据信号中的符号)进行采样，以从串行数据信号中恢复数据。CDR单元125在采样时间对串行数据信号130进行采样，所述采样时间由在接收机120处本地产生的采样信号140所确定。在某些实施例中，采样信号140可以由锁相环(PLL)产生。

在从串行数据信号130中恢复数据时，采样信号140使得CDR单元125在与串行信号的最高信噪比(S/N)水平的出现相一致的采样时间对串行数据信号进行采样。然而，通常在串行数据信号和采样信号之间存在相位偏移，致使CDR单元125在非最理想的采样时间对串行数据信号130进行采样，这可导致在从串行数据信号130中恢复数据时产生错误。