[发明专利]编程、读取及擦除存储－二极管阵列中的存储－二极管的方法

说明书

技术领域

本发明系关于存储装置，更详而言之，系关于结合存储-二极管之存储阵列。

背景技术

通常，结合计算机和其它电子装置之存储装置应用于储存和保持其操作之信息。典型地，此种存储装置包含存储单元(memory cells)之阵列，其中可存取各存储单元以对其编程(programming)、擦除(erasing)和读取。各存储单元保持信息在“关(off)”状态或在“开(on)”状态，亦可分别表示为“0”和“1”，其在该存储单元之读取步骤期间可被读取。

由于此种电子装置的持续开发和改良，所需储存和保持之信息量持续增加。图1说明存储-二极管30之存储单元类型，其中包含符合这些需求之有利特性。该存储-二极管30包含电极32、电极32上之超离子层(superionic layer)34、超离子层34上之主动层(active layer)36、以及主动层36上之电极38。首先，假设未编程该存储-二极管30，为了编程该存储-二极管30，施加负电压至电极38，而电极32保持接地，使得在存储-二极管30的正向从高电位(electrical potential)至低电位通过该存储-二极管30而施加电位V_pg(“编程”电位)(见图2，通过该存储-二极管30而施加之存储-二极管的电流对电位示意图)。该电位足以造成铜离子自超离子层34被吸引至电极38而进入主动层36(A)，造成主动层36(和全部存储-二极管30)在(顺向)低电阻或导电状态。一旦移除此电位(B)，在编程步骤期间被吸引至主动层36之铜离子保持在其中，以使主动层36(和存储-二极管)保持在导电或低电阻状态。

图3说明存储-二极管30在编程(导电)状态中之读取步骤。在该存储-二极管30的正向从高电位至低电位施加电位V_r(“读取”电位)通过存储-二极管30。此电位足以克服该存储-二极管30之固有二极管特性的临界电压(threshold voltage)V_t，但小于施加通过存储-二极管30之用于编程(见上述)的电位V_pg。在此种情况下，该存储-二极管30将易于导电，其表示该存储-二极管30在其编程状态。

为了擦除该存储-二极管(图4)，施加正电压至电极38，而电极32保持接地，以在存储-二极管30的反向从高电位至低电位施加电位V_er(“擦除”电位)通过该存储-二极管30。该电位足以造成铜离子自主动层36被排斥至电极32而进入超离子层34，造成主动层36(和全部存储-二极管30)为高电阻或大体非导电状态(见图5，说明通过存储-二极管30的电位V_er之应用)。在从该存储-二极管30移除此电位后，保持此状态。

图6说明该存储-二极管30在擦除(大体非导电)态中之读取步骤。在存储-二极管30的正向从高电位至低电位再施加电位V_r通过存储-二极管30，如上所述。由于主动层36(和存储-二极管30)在高电阻或大体非导电状态，该存储-二极管30将不传导大量电流，其表示该存储-二极管30在其擦除态。

图7说明结合上述种类之存储-二极管30之存储-二极管阵列40。如图7所示，该存储-二极管阵列40包含第一数个平行导体(位线)42 BL₀、BL₁、...BL_n，以及第二数个平行导体44(字符线)WL₀、WL₁、...WL_n，第二数个平行导体44位于第一数个导体42之上、且与之间隔、垂直、和相交。该存储-二极管阵列40亦包含上述类型之数个存储-二极管30。利用各存储-二极管30在自其第一数个导体42BL至其第二数个导体44WL的正向，各存储-二极管30连接其第一数个导体42BL和其第二数个导体44WL在这些导体之交点处。例如，如图7所示，存储-二极管30₀₀连接第一数个导体42之导体BL₀和第二数个导体44之导体WL₀在这些导体BL₀、WL₀的相交处，存储-二极管30₁₀连接第一数个导体42之导体BL₁和第二数个导体44之导体WL₀在这些导体BL₁、WL₀的相交处等。