[发明专利]制造平面双栅晶体管的方法

权利要求书

1.一种制造双栅晶体管的方法，包括：

形成具有堆叠侧壁的成型预晶体管堆叠，其中将该预晶体管堆叠布置在绝缘层上，该预晶体管堆叠包括在绝缘层上面的第一半导体层、在第一半导体层上面的第二半导体层、以及在第二半导体层上面的抗氧化层；

在堆叠侧壁的第一半导体层侧壁部分和第二半导体层侧壁部分上形成侧壁绝缘体，其中第一半导体层部分的侧壁绝缘体包括比第二半导体层部分的侧壁绝缘体的厚度大的厚度；

去除第二半导体层部分上的侧壁绝缘体，其中去除侧壁绝缘体暴露出第二半导体层的相应侧壁部分；

形成原位掺杂外延源极/漏极区，其中形成原位掺杂外延源极/漏极区包括在第二半导体层的暴露侧壁部分处发起单晶半导体材料的外延生长；

去除成型预晶体管堆叠的抗氧化层，其中去除抗氧化层暴露出第二半导体层的第一栅极位置部分；

在暴露的原位掺杂外延源极/漏极区的部分和第二半导体层的暴露的第一栅极位置部分上面形成绝缘衬；

去除在第二半导体层的暴露的第一栅极位置部分上面的绝缘衬的一部分；

沿着晶体管的相应宽度尺寸将成型预晶体管堆叠和原位掺杂外延源极/漏极区成型成晶体管区，并且暴露出在晶体管区的相对端的第一半导体层；

去除第一半导体层以形成开口，其中开口暴露出第二半导体层的第二栅极位置部分；

在第二半导体层上形成栅极电介质，该栅极电介质覆盖第二半导体层的至少第一和第二栅极位置部分；以及

在覆盖第二半导体层的至少第一和第二栅极位置部分的栅极电介质上形成栅电极。

2.根据权利要求1的方法，其中第一半导体层包括SiGe，第二半导体层包括Si，并且抗氧化层包括至少Si₃N₄。

3.根据权利要求1的方法，其中第一半导体层具有关于第二半导体层的大于50∶1的刻蚀选择性。

4.根据权利要求1的方法，其中第一半导体层以比第二半导体层的氧化速率更快的氧化速率发生氧化。

5.根据权利要求4的方法，其中第一半导体层的氧化速率比第二半导体层的氧化速率快至少4倍。

6.根据权利要求1的方法，其中形成成型预晶体管堆叠还将所要形成的晶体管的沟道长度限定为与第二半导体层的尺寸所建立的相同。

7.根据权利要求1的方法，其中去除第二半导体层部分的侧壁绝缘体还包括通过关于第一半导体层过度刻蚀第二半导体层而相对于第一半导体层凹刻第二半导体层。

8.根据权利要求1的方法，其中将单晶半导体材料的外延生长维持足以形成期望的源极/漏极沟道结的第一时间段，其后继续以相同的单晶半导体材料或者非晶或多晶半导体材料持续足以形成期望的源极/漏极薄层电阻的第二时间段。

9.根据权利要求1的方法，其中将外延生长持续一个向上生长的量，以足以克服预晶体管堆叠的抗氧化层的高度尺寸。

10.根据权利要求1的方法，还包括在形成原位掺杂外延源极/漏极区之后以及在去除成型预晶体管堆叠的抗氧化层之前，将原位掺杂外延源极/漏极区向下平面化直至成型预晶体管堆叠的抗氧化层。

11.根据权利要求1的方法，其中对成型预晶体管堆叠和原位掺杂外延源极/漏极区的成型还包括沿着一个或多个晶体管的相应宽度尺寸成型成一个或多个晶体管区。

12.根据权利要求1的方法，其中第二半导体层形成在原位掺杂外延源极/漏极区之间延伸的桥梁。

13.根据权利要求1的方法，其中形成栅电极包括沉积栅电极材料或栅电极材料的堆叠。

14.根据权利要求1的方法，其中形成栅电极包括使用原子层沉积(ALD)或化学汽相沉积(CVD)工艺的一种或多种来沉积栅电极材料或栅电极材料的堆叠。

15.根据权利要求1的方法，还包括在绝缘衬上形成侧壁隔离物。

16.根据权利要求1的方法，其中第一半导体层包括具有大约200～700埃厚度的SiGe层。

17.根据权利要求1的方法，其中第二半导体层包括具有大约80～400埃厚度的Si层。