[发明专利]具有高电压摆动的感测放大器

说明书

技术领域

本发明是关于感测放大器，更详而言之，是关于用于增强灵敏度之具有高电压摆动之感测放大器。 

背景技术

参考图1，先前技术之感测放大器100是用于测定核心单元102之比特数据(bit data)，该核心单元102典型地为存储器装置之部分。通过该核心单元102之电流电平(I_R+Δi)视储存于其中之比特数据而改变。自该核心单元102产生核心位电压V_CBIT于第一NMOSFET(N信道金属氧化物半导体场效晶体管)104之源极。 

将该第一NMOSFET 104之源极以及该核心单元102耦接至第一差动放大器(differential amplifier)106之负输入108，该第一差动放大器106比较该核心位电压V_CBIT与在该第一差动放大器106之正输入110上施加的调整参考电压V_{REG_REF}。该第一差动放大器106之输出耦接至该第一NMOSFET 104之栅极以用于稳定地维持该核心位电压V_CBIT。 

该第一NMOSFET 104之漏极经由第一电阻器112而耦接至正电压供应V_CC。在该第一NMOSFET 104之漏极产生核心输出电压V_CORE，将其施加于比较器120之负输入。 

该感测放大器100亦包含第二NMOSFET 122，该第二NMOSFET 122具有耦接至参考单元124之源极。电流电平I_R流经该参考单元124，而自该参考单元124产生参考位电压V_RBIT于该第二NMOSFET 122之源极。 

将该第二NMOSFET 122之源极以及该参考单元124耦接至第二差动放大器128之负输入126，该第二差动放大器128是比较该参考位电压V_RBIT与在该第二差动放大器128之正输入130上施加的调整参考电压V_{REG_REF}。该第二差动放大器130之输出耦接至该第NMOSFET 122之栅极以用于稳定地维持该核心位电压V_RBIT。 

该第二NMOSFET 122之漏极经由第二电阻器132而耦接至正电压供应V_CC。在该第二NMOSFET 122之栅极产生参考输出电压V_REF，以及将该参考输出电压V_REF施加于该比较器120之正输入。 

该比较器之输出产生输出信号OUT，该输出信号OUT为逻辑高状态或逻辑低状态视该核心输出电压V_CORE与该参考输出电压V_REF的比较而定。该输出信号OUT之逻辑高状态或逻辑低状态表示储存于该核心单元102中之比特数据。 

通过该核心单元之电流(I_R+Δi)具有从通过该参考单元124之该参考电流I_R之电流偏移量(current offset)成分Δi，该电流(I_R+Δi)视储存于该核心单元102中之比特数据而改变。此可变的电流偏移量成分Δi判定该核心输出电压V_CORE，而该核心输出电压V_CORE转而判定该输出信号OUT之逻辑状态。 

遗憾地，由于为了该核心单元102之适当操作，该核心位电压V_CBIT较高且基本上接近正供应电压V_CC，因而先前技术之该感测放大器100中之该核心输出电压V_CORE之电压摆动为有限的。例如，当该正供应电压V_CC约为1.8伏特时，为了该核心单元102之适当操作，该核心位电压V_CBIT约为1.5伏特。此外，产生横过该第一电阻器112的电压下降。因此对于此例之电压，该核心输出电压V_CORE具有从约0.2伏特至约0.3伏特之电压摆动以维持该第一NMOSFET 104饱和。 

该核心输出电压V_CORE之低电压摆动不利地导致先前技术中之该感测放大器100之低灵敏度。因此，对于较高灵敏度是需要具有较高电压摆动之感测放大器。 

发明内容