[发明专利]结合基于微处理器的计算机系统使用的包括可重构核心逻辑的逻辑器件

权利要求书

1.一种用于将至少一个微处理器连接到存储系统的逻辑器件，包括：

用于将所述逻辑器件连接到所述存储系统的可重构逻辑部分。

2.如权利要求1所述的逻辑器件，进一步包括：

用于将所述逻辑器件连接到所述至少一个微处理器的固定逻辑部分。

3.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分连接到与所述存储系统连接的存储总线。

4.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分进一步将所述逻辑器件连接到图形端口。

5.如权利要求1或2所述的逻辑器件，进一步包括：

用于将所述逻辑器件连接到输入/输出总线的附加逻辑器件。

6.如权利要求5所述的逻辑器件，其中所述附加逻辑器件连接到所述逻辑器件的所述可重构逻辑部分。

7.如权利要求5所述的逻辑器件，进一步包括：

连接到所述输入/输出总线的图形端口。

8.如权利要求1或2所述的逻辑器件，其中所述固定逻辑部分连接到与所述至少一个微处理器连接的前端总线。

9.如权利要求1或2所述的逻辑器件，其中所述至少一个微处理器包括两个或更多微处理器。

10.如权利要求1或2所述的逻辑器件，其中所述存储系统包括多个存储器模块。

11.如权利要求7所述的逻辑器件，其中所述多个存储器模块包括DIMM模块。

12.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分执行计算机系统的至少一部分核心逻辑功能。

13.如权利要求12所述的逻辑器件，其中所述核心逻辑功能分配在一系列含有可重构逻辑的集成电路器件中。

14.如权利要求12所述的逻辑器件，其中所述核心逻辑功能包括参数化功能。

15.如权利要求14所述的逻辑器件，其中所述参数化功能在制造过程中至少部分可选。

16.如权利要求12所述的逻辑器件，其中所述核心逻辑功能包括在两个或更多端口之间对外部带宽动态重新分配。

17.如权利要求12所述的逻辑器件，其中所述核心逻辑功能包括在制造过程中在两个或更多端口之间对外部带宽重新分配。

18.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分和所述固定逻辑部分共同制造在一个集成电路管芯上。

19.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分和所述固定逻辑部通过在可重构管芯元件堆叠固定逻辑管芯元件形成。

20.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分将所述逻辑器件连接到所述至少一个微处理器。

21.如权利要求1或2所述的逻辑器件，其中所述可重构逻辑部分进一步可配置为至少一个可重构处理器。

22.如权利要求21所述的逻辑器件，其中所述至少一个可重构处理器用作直接执行逻辑。

23.如权利要求21所述的逻辑器件，其中所述至少一个可重构处理器和所述至少一个微处理器对计算系统资源具有基本上相似的访问。

24.一种提供用于将至少一个微处理器连接到存储系统的逻辑器件的方法，包括：

为所述逻辑器件确定接口要求；

响应所述被确定的接口要求，从接口库中选择合适的接口；以及

根据所述被选择的合适接口，对所述逻辑器件的可重构逻辑部分布局和布线。

25.如权利要求24所述的方法，进一步包括：

响应所述可重构逻辑部分的所述布局和布线，将配置域载入核心逻辑。

26.如权利要求24所述的方法，进一步包括：

响应所述可重构逻辑部分的所述布局和布线，将配置域载入配置存储器。