[发明专利]双倍数据速率串行编码器

权利要求书

1.一种双倍数据速率串行编码器，其包括：

多路复用器，其具有多个输入；

多个锁存器，其耦合到所述多路复用器的多个输入且具有数据输入；

启用器，其耦合到所述锁存器以启用所述锁存器来更新其数据输入；以及

计数器，其耦合到所述多路复用器以选择所述多路复用器的多个输入中的一者以进行输出。

2.根据权利要求1所述的编码器，其中所述多路复用器是具有N个输入和一个输出的N：1多路复用器，其中N是2的整数幂。

3.根据权利要求1所述的编码器，其中所述多路复用器具有八个输入。

4.根据权利要求1所述的编码器，其中所述多路复用器在选择输入转换期间提供无干扰输出。

5.根据权利要求1所述的编码器，其中所述计数器根据葛莱码序列向所述多路复用器提供输入选择值。

6.根据权利要求5所述的编码器，其中所述多路复用器包含基于所述葛莱码序列的先验知识而优化的输出选择算法。

7.根据权利要求6所述的编码器，其中所述输出选择算法仅在根据所述葛莱码序列的输入转换期间提供无干扰输出，藉此减小所述多路复用器的尺寸。

8.根据权利要求7所述的编码器，其中所述输出选择算法根据以下内容选择所述多路复用器输出：

输出＝

(sn(2)AND sn(1)AND sn(0)AND d(0)) OR (sn(2)AND sn(1)AND s(0)ANDd(1))     OR

(sn(2)AND s(1)AND sn(0)AND d(2))  OR (sn(2)AND s(1)AND s(0)ANDd(3))     OR

(s(2)AND sn(1)AND sn(0)AND d(4)) OR (s(2)AND sn(1)AND s(0)ANDd(5))    OR

(s(2)AND s(1)AND sn(0)AND d(6)) OR (s(2)AND s(1)AND s(0)AND d(7))OR

(sn(2)AND sn(1)AND d(1)AND d(0)) OR (sn(1)AND sn(0)AND d(4)ANDd(0)) OR

(sn(2)AND s(0)AND d(3)AND d(1)) OR (sn(2)AND s(1)AND d(3)ANDd(2)) OR

(s(2)AND sn(1)AND d(5)AND d(4)) OR (s(1)AND sn(0)AND d(6)ANDd(2)) OR

(s(2)AND s(0)AND d(7)AND d(5)) OR (s(2)AND s(1)AND d(7)ANDd(6))；

其中s(n)表示输入选择值的一位；

sn(n)表示s(n)的反数；且

d(k)表示所述多路复用器的输入的一位。

9.根据权利要求1所述的编码器，其中所述计数器在输入时钟的上升沿或下降沿上转换。

10.根据权利要求9所述的编码器，其中所述多路复用器在所述输入时钟的每一边沿处输出一位。

11.根据权利要求1所述的编码器，其中当另一子组的所述锁存器正被所述多路复用器选择以进行输出时，仅更新一子组的所述锁存器。

12.根据权利要求5所述的编码器，其中所述启用器基于所述计数器产生的所述输入选择值来启用所述锁存器。

13.根据权利要求1所述的编码器，其中所述编码器接收并行输入数据并以串行方式将其输出到串行通信链路上。

14.根据权利要求1所述的编码器，其中所述串行通信链路是移动显示数字接口(MDDI)链路。

15.一种串行编码器，其包括：

用于存储多个输入位的装置；

用于产生输入选择序列的装置；以及

用于根据所述输入选择序列以串行方式输出所述多个输入位的装置。

16.根据权利要求15所述的串行编码器，其进一步包括：

用于更新所述存储装置中的所述多个输入位的装置。