[发明专利]防止静电放电的本体偏置PMOS保护

权利要求书

1.一种保护集成电路焊盘以防ESD脉冲的保护电路，包含：

放电电路，其在衬底内具有细长的MOS管，所述放电电路可操作用于将到所述焊盘的ESD脉冲放电至地；和

抽运电路，其包含：

输入端，其用于接收所述脉冲的电流中的一部分；

组件，其确定所述电流部分的大小，所述组件连接至地；

分立电阻，其连接在所述输入端和所述组件之间，所述电阻可操作用于产生由所述电流部分引起的电压降；和

至所述衬底的多个触点，其连接至所述电阻以使得所述电压降均匀地加到所述衬底，以确保所述细长的晶体管的均匀导通来进行均匀的脉冲放电。

2.根据权利要求1所述的保护电路，其中所述放电电路包含相反导电类型的井中的放电电路，所述放电电路具有第一细长的MOS晶体管，其可操作用于将所述脉冲放电至地，所述第一晶体管具有所述第一导电类型的沟道；并且

其中所述抽运电路包含：

所述输入端，其用于接收所述脉冲的电流中的一部分；

第二MOS晶体管，其确定所述电流部分的大小，所述第二晶体管具有相反导电类型的沟道和连接至地的源极；

第一分立电阻，其连接在所述输入端和所述第二晶体管的漏极之间，所述第一电阻可操作用于产生由所述电流部分引起的电压降；

与所述第二晶体管并联的一串电容器和第二电阻，所述电容器连接在所述输入端和所述第二晶体管之间，所述第二电阻连接至所述第二晶体管的栅极和地，电容器和第二电阻串可操作用于在所述焊盘上有所述脉冲时确定所述第二晶体管的导通；和

至所述衬底的所述多个触点，其包含多个至所述井的触点，所述井连接至所述第一电阻，以使得所述电压降均匀地加在所述井上，以确保所述第一晶体管的均匀导通以进行均匀脉冲放电。

3.根据权利要求1所述的保护电路，其中所述放电电路包含相反导电类型的井中的放电电路，所述放电电路具有细长的MOS晶体管，其可操作用于将所述脉冲放电至地，所述晶体管具有所述第一导电类型的沟道；并且

其中所述抽运电路包含：

所述输入端，其用于接收所述脉冲的电流中的一部分；

多个正向二极管，其串联连接在所述输入端和地之间，所述二极管串在被所述脉冲导通后确定所述电流部分的大小；

所述分立电阻，其连接在所述输入端和所述二极管串之间，所述电阻可操作用于产生由所述电流部分引起的电压降；

所述多个触点包含多个至所述井的触点，所述井连接至所述电阻，以使得所述电压降均匀地加在所述井上，以确保所述细长的晶体管的均匀导通以进行均匀脉冲放电。

4.根据权利要求1所述的保护电路，其中所述放电电路包含相反导电类型的井中的放电电路，所述放电电路具有细长的MOS晶体管，其可操作用于将所述脉冲放电至地，所述晶体管具有所述第一导电类型的沟道；并且

其中所述抽运电路包含：

所述输入端，其用于接收所述脉冲的电流中的一部分；

反相齐纳二极管，其串联连接在所述输入端和地之间，所述齐纳二极管在所述脉冲下的雪崩击穿后确定所述电流部分的大小；

所述分立电阻是连接在所述输入端和所述齐纳二极管之间的分立电阻，所述电阻可操作用于产生由所述电流部分引起的电压降；

所述多个触点是多个至所述井的触点，所述井连接至所述电阻，以使得所述电压降均匀地加在所述井上，以确保所述细长的晶体管的均匀导通以进行均匀脉冲放电。

5.根据权利要求1到4中的任一权利要求所述的保护电路，其中所述衬底偏压在约0.5V到1.0V之间。

6.根据权利要求1或3所述的保护电路，其中所述衬底和所述触点是n型，并且所述MOS晶体管是pMOS晶体管。

7.根据权利要求1所述的保护电路，其中所述组件是一串正向二极管或者反相齐纳二极管。

8.根据权利要求2所述的保护电路，其中所述第一电阻约为40欧姆到60欧姆，所述电容约为100fF到1000fF，所述第二电阻约为1KΩ到10KΩ，并且所述井偏压约为0.5V到1.0V。

9.根据权利要求4所述的保护电路，其中选择所述齐纳二极管的雪崩电压以使得其击穿电压高于电路工作电压。