[发明专利]带有流中数据加密/解密和纠错的存储器系统

说明书

技术领域

本发明大体涉及存储器系统，尤其涉及带有流中数据加密/解密和纠错的存储器系统。

背景技术

移动装置市场正朝着包括内容存储的方向发展，从而通过产生更多数据交换来增加平均收益，这就意味着，内容在被存储到移动装置上时必须受到保护。

便携式存储装置已在商业中使用了许多年。它们从一个计算装置向另一计算装置传送数据或存储备份数据。较复杂的便携式存储装置，例如便携式硬盘驱动器、便携式快闪存储器盘和快闪存储器卡，包括微处理器来对该存储管理进行控制。

为保护存储在便携式存储装置中的内容，所存储的数据通常被加密，只有被授权的用户才允许将该数据解密。

因为存储在便携式存储装置中的数据可能出现位的错误，所以需要运用纠错功能。现行的纠错方案可能与带有密码化能力的便携式存储装置不兼容，所以，需要有一种能缓解此问题的、改进了的本地存储装置。

发明内容

存储在存储单元中的数据可能因为许多原因而包含错误。所以，通常当读取来自存储单元的数据时都要执行纠错。纠错也可能检测出数据流中错误所处的位置。电路所执行的密码化处理过程可能移动数据流中位的位置，所以，如果密码化处理过程中数据流的位错误没被纠正，则所述位错误所处位置上的信息在所述处理之后将不再准确，使得在执行密码化处理之后纠错也不可能。因此，本发明的一方面基于以下认识，即，在电路执行任何密码化处理之前，优选先纠正在单元与密码化电路之间传递的数据流中的位错误。优选地，至少一个缓冲器用来存储在单元与电路之间传递的数据流中的数据，并且在电路对数据进行密码化处理之前任何被存储在缓冲器或源自单元的数据错误都要被纠正。

附图说明

图1是用于说明本发明的与主机装置进行通信的存储器系统的框图。

图2是图1中存储器系统的一些块的框图。

图3是更详细说明图2中纠错缓冲器单元的优选配置的电路图。

图4是用于说明本发明一个方面的优选实施例的说明图2中系统操作的流程图。

为便于描述，在本申请案中，相同的组件用同一数字来标示。

具体实施方式

图1的框图说明了可以实现本发明的各方面的示范性存储器系统。如图1所示，存储器系统10包括：中央处理单元(CPU)12、缓冲器管理单元(BMU)14、主机接口模块(HIM)16、快闪接口模块(FIM)18、快闪存储器20以及外围存取模块(PAM)22。存储器系统10通过主机接口总线26和端口26a与主机装置24进行通信。可为NAND类型的快闪存储器20为主机装置24提供数据存储。CPU 12的软件代码也可存储在快闪存储器20中。FIM 18通过快闪接口总线28和端口28a连接到快闪存储器20。HIM 16适于连接到主机系统，如，数码相机、个人计算机、个人数字助理(PDA)、数字媒体播放器、MP3播放器以及蜂窝电话或其它数字装置。外围存取模块22选择合适的控制器模块，例如FIM、HIM和BMU以与CPU 12进行通信。在一个实施例中，虚线框内的系统10的所有组件都可封闭在单个单元中，如封闭在存储器卡或存储器棒10’，且优选是封装在存储器卡或存储器棒中。

缓冲器管理单元14包括：主机直接存储器存取(HDMA)32、快闪直接存储器存取(FDMA)控制器34、仲裁器36、缓冲器随机存储器(BRAM)38和密码引擎40。仲裁器36是共享总线仲裁器，使得只有一个主导装置(master)或发起器(initiator)(可以是HDMA 32、FDMA 34或CPU 12)在任何时候都是活动的，且从属装置(slave)或目标装置(target)是BRAM 38。仲裁器负责将适当的发起器请求引导到BRAM 38。HDMA32和FDMA 34负责传输于HIM 16、FIM 18和BRAM 38或CPU随机存取存储器(CPURAM)12a之间的数据。HDMA 32和FDMA 34的操作是常规的，在此不必细述。BRAM38用来缓冲在主机装置24、快闪存储器20和CPU RAM 12a之间进行传递的数据。HDMA32和FDMA 34负责在HIM 16/FIM 18和BRAM 38或CPU RAM 12a之间传送数据以及负责指示扇区传送完成。如下面将会描述，FIM 18也有检测从快闪存储器20读取的数据中的错误并当错误被发现时通知CPU 12的能力。