[发明专利]半导体集成电路器件的制造方法

说明书

技术领域

本发明涉及半导体集成电路器件的制造技术，尤其涉及有效地应用于使探针卡的探针与半导体集成电路器件的电极焊盘接触而进行的半导体集成电路的电检测的技术。

背景技术

在日本特开平8-220138号公报(专利文献1)中，公开了一种在测量半导体元件的电特性时防止由来自轴的负载和薄膜的张力引起的压板翘曲从而获得与半导体元件的良好接触的探针卡。

另外，在日本特开平9-43276号公报(专利文献2)中，公开了一种即使在使触头与电极焊盘大面积接触的情况下也可以对所有触头的接触点大致均等地施加压力的探针卡设备。

专利文献1：日本特开平8-220138号公报

专利文献2：日本特开平9-43276号公报

发明内容

作为半导体集成电路器件的检测技术有探针检测。这种探针检测包括进行确认是否按预定的功能进行动作的功能测试和DC动作特性和AC动作特性的测试以判别合格品/不合格品的测试等。

近年来，半导体集成电路器件的多功能化不断发展，推行着在1个半导体芯片(以下，简记为芯片)上制作多个电路的技术。而且，为减低半导体集成电路器件的制造成本，还推行着使半导体元件和布线微细化以减小半导体芯片(以下，简记为芯片)的面积以增加每1个晶片获得芯片的数量的技术。为此，不仅测试焊盘(键合焊盘)数增加，而且还要研究在测试焊盘下面配置电路。因此，存在着因探针接触到测试焊盘时的冲击而使电路破坏的危险。

另外，为使电路动作加快，研究出使用机械强度低、相对介电常数低的绝缘膜作为上层布线和下层布线之间的层间绝缘膜。在将这种相对介电常数低的绝缘膜用作层间绝缘膜时，存在着探针接触到测试焊盘时的冲击更容易传递到电路而易于引起电路破坏的课题。

本申请所公开的一个代表性发明的另一目的是，提供一种在探针检测时使探针与测试焊盘接触而不破坏在芯片内形成的电路的技术。

如简单地说明本申请所公开的发明中的一个代表性发明的概要，则如下所述。

本发明的半导体集成电路器件的制造方法，包括以下工序：

(a)准备半导体晶片的工序，其中，上述半导体晶片被划分为多个芯片区域，在上述多个芯片区域的每一个中形成了半导体集成电路，在主面上形成了与上述半导体集成电路电连接的多个第一电极；

(b)准备第一卡的工序，其中，上述第一卡包括：形成了第一布线的第一布线基板；被保持在上述第一布线基板上的第一片，该第一片形成有用于与上述多个第一电极接触的多个接触端子和与上述多个接触端子电连接的第二布线且上述第二布线与上述第一布线电连接并且上述多个接触端子的顶端与上述半导体晶片的主面相对；将上述第一片中形成了上述多个接触端子的第一区域与上述第一布线基板隔开地保持的粘接环；将上述第一片中的上述第一区域从背面侧推出的推出机构；以及控制使上述多个接触端子的上述顶端与上述多个第一电极接触时的接触加压量的加压机构；

(c)使上述多个接触端子的上述顶端与上述多个第一电极接触来进行上述半导体集成电路的电检测的工序，

此处，上述推出机构产生的上述第一区域的推出量和上述加压机构产生的上述接触加压量，被分别独立地进行控制。

另外，本发明的半导体集成电路器件的制造方法，包括以下工序。

(a)准备半导体晶片的工序，其中，上述半导体晶片被划分为多个芯片区域，在上述多个芯片区域的每1个中形成了半导体集成电路，在主面上形成了与上述半导体集成电路电连接的多个第一电极；

(b)准备第一卡的工序，其中，上述第一卡包括：形成了第一布线的第一布线基板；被保持在上述第一布线基板上的第一片，该第一片形成有用于与上述多个第一电极接触的多个接触端子和与上述多个接触端子电连接的第二布线且上述第二布线与上述第一布线电连接并且上述多个接触端子的顶端与上述半导体晶片的主面相对；将上述第一片中形成了上述多个接触端子的第一区域与上述第一布线基板隔开地保持的粘接环；将上述第一片中的上述第一区域从背面侧推出的推出机构；以及控制使上述多个接触端子的上述顶端与上述多个第一电极接触时的接触加压量的加压机构；

(c)使上述多个接触端子的上述顶端与上述多个第一电极接触来进行上述半导体集成电路的电检测的工序。

此处，上述推出机构，粘贴在上述第一片的上述第一区域的上述背面侧，

上述推出机构产生的上述第一区域的推出量和上述加压机构产生的上述接触加压量，被分别独立地进行控制。