[发明专利]存储器控制装置及存储器控制方法

说明书

技术领域

本发明涉及用于有效地进行存储器访问的存储器控制装置及存储器控制方法。

背景技术

近年来，从降低系统成本的观点出发，在民用LSI中外置存储器多是以单一的统一存储器(Unified Memory)的方式使用，且对单一的存储器进行多种多样的存储器访问请求的情况逐渐增多。而且，安装多种功能就要求具有很高的带宽，越来越需要存储器的高速化。

在此，以DRAM为例进行说明，DRAM存储器单元自身的工作频率与以往一样，因此从用户方来看时，对DRAM的最小访问大小逐渐变大。因此，尽管在进行突发长度(burst length)较长的传输时不存在特别的问题，但在进行突发长度较短的传输时则存在无效的数据传输量增大、有效带宽下降这样的问题。

例如，在进行媒体处理时，在视频解码所需要的动作补偿处理中的有效带宽下降成为问题，但目前只有使用容许该有效带宽下降的高成本的DRAM的解决方法(例如，参照专利文献1)。

专利文献1：日本特开2000-175201号公报

发明内容

然而，如上所述，在使用了具有高数据传输能力的DRAM的情况下，存在当进行突发长度短的传输时，无效的数据传输量增大，有效带宽下降这样的问题。

另外，以可访问多个存储装置的方式构成的访问电路在对其中一个存储装置进行访问时，如果已经存在来自其他存储电路的对该存储装置的访问请求，则可访问上述多个存储装置的访问电路的访问请求就处于等待状态。

在此，存在如下问题，即：如果可访问的存储装置中存在没有来自其他访问电路的访问请求的状态的存储装置，则在上述等待时间该存储装置的带宽就浪费了。

接下来，考虑在多个存储装置之间进行数据复制等数据传输的情况。首先，一个访问电路对一个存储装置进行访问，在将存储在该一个存储装置的另一个访问电路要访问的数据存储到另一个访问电路可访问的另一个存储装置以后，另一个访问电路对该存储后的数据进行访问。但是，在这样的数据传输方式中，存在处理大量数据的情况下将需要非常多的时间的问题。

另外，访问电路可访问的存储装置通常以存储与访问电路相关联的处理的局部存储器等其他的目的而被使用，因此需要确保用于多个存储装置间的数据传输以外用途的存储区域。并且，在该存储装置无法进行分时处理等处理时，需要采取增大存储器的电容或增大存储器带宽等对策。这样，当增大存储器的电容或增大存储器带宽时，则在主机的数量上需要采取同样的对策，结果会导致电路面积的增大。

而且，当设置以可访问多个存储装置的方式构成的访问电路时，仲裁电路变得复杂，其结果导致电路面积和功耗的增大。另外，在具有多个这样的访问电路的情况下，在该访问电路的数量上将会产生同样的问题。

另外，在低端领域也展开相同的LSI时，考虑因带宽要求低而不需要多个存储装置的情况，但在这种情况下，需要采用所有的访问电路能对单一的存储装置进行访问的结构。当采用这样的结构时，由于对低端领域的展开对应而导致电路面积增大，进而出现进行LSI等的布局设计时会引起布线混杂这样的问题。

本发明是鉴于相关问题而完成的，其目的在于能够改善有效带宽。

为了实现上述目的，本发明的特征在于，包括存储有数据的至少两个存储装置；对上述存储装置进行访问的至少两个访问单元；对每个上述存储装置仲裁从上述访问单元发出的访问请求的仲裁电路。

如上所述，根据本发明，能够针对短的突发长度的访问减少无效的数据传输量，能够在使有效带宽提高的方面获得有利的效果。而且，不需要采用各访问电路可访问多个存储装置的结构，能够在减小电路面积方面获得有利的效果。

进而，能够以有效的顺序对各存储装置进行访问，进一步提高各存储装置的有效带宽。

进而，在一部分访问电路中，不需要采用可访问多个存储装置的结构，就能够在减小电路面积方面获得有利的效果。并且，在考虑到LSI的展开时在减小电路面积方面也是有利的，另外，能够缩短起动时间，并且在降低功耗方面能够获得有利的效果。

附图说明

图1是表示本发明实施方式1的存储器控制装置的结构的框图。

图2是表示现有的存储器控制装置的结构的框图。

图3是表示本发明实施方式2的存储器控制装置的结构的框图。

图4是表示本发明实施方式2的存储器控制装置的结构的框图。

图5是表示本发明实施方式2的存储器控制装置的另一结构的框图。

图6是表示本发明实施方式3的存储器控制装置的结构的框图。