[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种在位线间及字线间的半导体衬底中具有沟槽区的半导体器件及其制造方法。

背景技术

近年来，已广泛地使用可数据重写的半导体器件的非易失性存储器。在此种非易失性存储器的技术领域中，正发展将存储器单元(memory cell)小型化以获得高存储容量化的技术开发。作为非易失性存储器，有一种具有将电荷蓄积在氧化物/氮化物/氧化物(ONO；Oxide/Nitride/Oxide)膜的金属氧化物氮化物氧化物硅(MONOS；MetalOxide Nitride Oxide Silicon)型或硅氧化物氮化物氧化物硅(SONOS；Silicon Oxide Nitride Oxide Silicon)型这种构造的快闪存储器。当中，为达到使存储器单元小型化的目的，已发展出一种位线埋设在半导体衬底中而兼具源极区域及漏极区域的快闪存储器。

关于上述习知技术(习知技术1)，使用图1及图2来说明。图1为习知技术1的快闪存储器的俯视图。图2为其剖面图，图2A为图1的A-A线的剖面图。图2(b)为图1的B-B线的剖面图。参照图1，位线1 4延伸在图1的纵方向，字线15延伸在位线的宽度方向。

参照图2，作为源极区域及漏极区域的位线14埋设在半导体衬底10中。在半导体衬底10上形成有ONO膜12。在ONO膜12上形成有兼作为栅极电极的字线15。

在位线14间(源极区域及漏极区域间)的字线15(栅极电极)下面的半导体衬底10会成为通道。通过将电荷储存在通道上的ONO膜12中，而具有非易失性存储器的功能。

专利文献1及专利文献2揭示一种在位线14间及字线15间的半导体衬底10设置有沟槽区的半导体器件中，在位线上形成有热氧化硅膜的技术。形成字线时，将位线上的热氧化硅膜作为掩膜(mask)，在半导体衬底形成沟槽凹区。

在专利文件1中，通道上方的栅极电极构造为一层字线(习知技术2)。另一方面，在专利文件2中，通道上方的栅极电极构造为浮栅极(floating gate)、氧化硅膜与控制栅极(字线)(习知技术3)。

专利文献1：日本特开2004-111874号公报

专利文献2：日本特开平05-198778号公报

发明内容

(发明所欲解决的课题)

图3为用以说明习知技术1中的问题的图。图3(a)为习知技术1的快闪存储器的俯视图。图3(b)为图3(a)中B-B线的剖面图。参照图3(a)，在习知技术1中，通过在位线14间施加高电压，并在字线15(栅极电极)下面的通道50中将能量变高的电荷捕捉到ONO膜12中的捕捉层，而把电荷写入至ONO膜12。

然而，在字线15下面的半导体衬底10中的电流，亦如图3(a)中虚线箭头所示，在字线15下面的通道50的两侧流动。如图3(b)所示，通道扩张到字线15下面的通道50的两侧(组件符号52)。因此，如图3(a)所示，电荷不仅被捕捉至字线15下面的ONO膜12中(组件符号54)，亦被捕捉至字线15两侧的ONO膜12中(组件符号54a)。

如此，当电荷被捕捉至字线15两侧的ONO膜12中时，会发生下列问题。首先，在做擦除操作时无法擦除电荷。其次，电荷亦会被捕捉至邻接的字线15下面的ONO膜12中。这些问题将会造成存储器单元误动作。因此，难以将字线15的间隔缩短而使存储器单元小型化。

所以，如习知技术2及3，考虑在位线14间及字线15间的半导体衬底10设置沟槽区。然而，如习知技术2及3所示，在位线上设置热氧化硅膜的构造(LOCOS(Local Oxidation of Silicon；局部硅氧化法)结构)中，会产生鸟嘴效应(bird beak)而难以小型化。此外，在习知技术3中，由于在控制栅极与浮栅极间设置有氧化膜层，而使形成浮栅极、控制栅极与沟槽区的蚀刻制程复杂化。这是由于在形成沟槽区的蚀刻制程期间，会将位线上的氧化膜作为掩膜来使用之故。

本发明的目的是提供一种在字线间将组件分离，而能使存储器单元小型化的半导体器件及其制造方法。