[发明专利]用于控制硅锗缓冲层中的位错位置的方法

说明书

技术领域

本发明涉及用于控制缓冲层(例如用于半导体的，如硅或硅锗缓冲层)中的位错位置(dislocation position)的方法。本发明还涉及用于降低由半导体(例如用于基于硅的或基于硅锗的器件)构成的衬底中的穿透位错的密度的方法。

背景技术

半导体材料，如基于硅锗(SiGe)和应变硅(Si)的器件例如作为下一代半导体器件的候选物已经日益得到关注。例如，基于SiGe和Si的器件有可能解决与目前利用设置在硅衬底上的硅通道层的半导体器件相关的问题。基于SiGe和Si的通道器件具有用于高速器件的潜力，基于SiGe和Si的通道器件潜在地比现有硅通道器件具有更高的载流子迁移率。

由于硅和锗之间的大晶格常数错配，使得SiGe通道通常很难生长在硅衬底上。因此，现有方法采用优良的弛豫(relaxed)硅锗中间过渡层或“虚拟衬底”以提供大于下面的硅衬底(如衬底)的晶格常数。例如，在拉伸应变下的薄Si外延层可生长在用作MOSFET通道的“虚拟衬底”的顶端。

在当前的应用中，例如，硅锗缓冲层可通过分子束外延或化学气相沉积(CVD)的异质外延而生长在硅衬底上。生长的条件可以是这样的条件，使得硅锗缓冲层在整个生长过程中都处于接近完全应力弛豫的状态，这导致在其表面上的面内晶格常数大于硅衬底。增大的晶格常数可能是由在弛豫硅锗层中形成的“错配位错”导致的。例如，在外延生长和弛豫的典型温度下，这种位错可包括在(111)面上移动的60度型位错。

通常，在弛豫过程中，只有位错半环的错配段(misfit segment)有助于面内应力的弛豫。因此，错配段(例如，与穿透位错相对的)通常对于弛豫缓冲层是需要的。然而与每一位错半环相关的穿透臂(threading arm)是不需要的。因此，弛豫SiGe缓冲层的制造方法的目标是将错配与穿透位错密度的比率最大化。此外，需要平的表面以减少与衬底界面的波动起伏相关的界面散射。

作为一个潜在的获得优良硅锗虚拟衬底的方法，考察了使用渐变(分级)硅锗缓冲层。通常，这涉及在SiGe缓冲层中具有连续渐变的Ge含量的SiGe缓冲层。例如，在硅衬底上生长的具有恒定组成(即不是渐变的)的SiGe层的情况下，位错可在生长和彼此相互作用过程中成核。这种相互作用阻止位错扩散到衬底边缘并且可在SiGe层表面留下大量的穿透臂。

相反地，如果使用渐变的Ge组成，在硅衬底上的SiGe层的弛豫过程中，沿表面的位错的成核可通过降低应力累积率(strainaccumulation rate)而减轻。因此，位错之间的相互作用可减少并且在SiGe层表面上的穿透臂位错的密度可降低。例如，对于直接生长在硅衬底上的恒定SiGe层，穿透位错的密度可为约10^8-9/cm²。相反地，在硅衬底上生长的渐变SiGe层中的穿透位错的密度为约10^4-5/cm²。尽管渐变的SiGe降低了穿透位错的密度，但是Ge渐变速率可能较低，通常等于或小于10％/μm。因此，这需要大厚度的渐变SiGe缓冲层，除了其他原因，由于增加了生产成本并增加了热阻，这也是一个缺点。因此该厚的渐变SiGe缓冲层减少了大量的实际应用，其中可利用基于SiGe的器件。此外，该应力-弛豫渐变SiGe缓冲层通常具有粗糙的表面。

一种降低穿透位错密度的方法包括在生长硅锗层之前采用低温硅缓冲层。另外，在生长应变SiGe层后的离子注入和随后的退火已经作为降低穿透位错密度的潜在方法来研究。通常，这些方法通过低温硅缓冲层或通过离子注入而在所述层中引入非平衡点缺陷，然后诱导点缺陷簇集从而释放应力而起作用。这导致了低的穿透位错密度。这些方法已经表现出小于10⁴/cm²的降低的穿透密度值。

与直接生长在硅衬底上的恒定组成的SiGe层相比，上述提及的方案已经证明SiGe缓冲层具有的穿透位错密度降低。然而，如果缓冲层是生长在硅衬底上，则穿透位错密度仍然大于约1/cm²。此外，穿透位错可随机分布在整个衬底上。穿透位错的这种随机分布可导致形成在衬底上的单个器件的性质偏离。换言之，穿透位错使得在衬底表面上形成的一些器件退化(降级)而其它器件不受影响。