[发明专利]信号传输电路、包括该信号传输电路的半导体器件、该半导体电路器件的设计方法及实现该设计方法的CAD装置

说明书

技术领域

本发明涉及一种提高了抗软错误能力的信号传输电路、包括此信号传输电路的半导体器件、此提高了抗软错误能力的半导体电路器件的设计方法及实现此设计方法的CAD(computer aided design：计算机辅助设计)装置。

背景技术

以下情况已被公知，即，因包含在LSI(Large Scale Integration：大规模集成电路)的封装及布线等中的放射性同位元素在衰变时所产生的α线、来自宇宙射线的中子射线等而导致在LSI的半导体电路内产生电噪声，从而使半导体电路进行错误动作。相对于半导体电路等硬件的故障所导致的硬错误(hard error)，将上述错误动作称作软错误(soft error)。而且，对于作为存储元件的电荷量小的DRAM(dynamic random memory；动态随机存取存储器)及SRAM(static random memory；静态随机存取存储器)，很早开始就研究了软错误的对策。另一方面，在逻辑LSI中，由于使用在信号传输电路的触发电路的存储节点(node)的蓄电量(charge capacity)大，因此对软错误的对策研究得少。

但是，随着LSI的高集成化以及微细化的发展，使用在信号传输电路的触发电路的存储节点的充电容量减少。而且，LSI的半导体电路越多地处理逻辑振幅小的信号。由此，已知道在用最新的微细化技术制造的高集成电路中，作为可靠性指标的软错误率在1000FIT(1000FIT是指在百万个器件(个)×时间(Hour)中发生1起故障)以上。上述软错误率是指若出厂1000个LSI则在约一个月内某一个LSI错误动作一次。

因此，提出了提高逻辑LSI电路的抗软错误能力的方案。例如，对使用于逻辑LSI电路的触发电路，提出了以下的方案。首先，根据入射到半导体衬底的α线计算出收集到触发电路节点上的收集电荷量，而且计算出用于翻转(invert)触发电路的节点的逻辑电平所需的临界电荷量。下面，在收集电荷量大于临界电荷量的情况下，为了阻止发生软错误，计算出需附加到触发电路的节点上的电容。而且，提出在该触发电路的节点附加需附加的电容的方案(例如，专利文献1)。

专利文献1：JP特开2000-195274

发明内容

(发明所要解决的问题)

为了防止在使用于信号传输电路的触发电路中发生逻辑电平的翻转，向所述触发电路一律附加电容，从而给整个信号传输电路的信号传输带来延迟。因此，有可能引发逻辑LSI电路整体不能对应高速度动作的情况。例如，存在不能保证在具有规定时钟频率的时钟信号下的动作的情况。

另一方面，以下的情况已被公知，即，在考虑信号传输电路的动作的情况下，若在触发电路中不发生逻辑电平的翻转，则不认为是软错误。然而，即使在发生逻辑电平的翻转的情况下，若逻辑电平的翻转信号从发生逻辑电平的翻转的触发电路传输至下一个触发电路而发生逻辑电平的翻转的信号未被锁存(Latch)，则不认为是软错误。从而，为了提高抗软错误能力，可以考虑除了相同地向使用于信号传输电路的触发电路附加电容以外的其它方法。

另外，存在以下的方法，即，即使在逻辑电平翻转的信号被下一个触发电路锁存的情况下，也通过在多个信号逻辑之间进行奇偶检验来进行错误检查，并通过重新执行命令来回避软错误。但是，在上述方法中，变成逻辑LSI电路的性能大幅度下降。

因此，本发明的目的在于，提供一种既能确保逻辑LSI电路整体的高速动作又能够提高抗软错误能力的信号传输电路、包括此信号传输电路的半导体器件、进行提高半导体电路的抗软错误能力的设计的CAD装置、以及记录程序的记录媒体，该程序通过此CAD装置来提高半导体电路的抗软错误。

(用于解决问题的方法)

本发明的CAD装置，用于实现半导体电路器件的设计方法，其特征在于，具有：求出LSI电路中的各信号传输电路传输信号的信号传输时间的单元；基于所述信号传输时间，检测成为最长的最长信号传输时间的单元；基于所述触发电路的关键节点所保持的电荷量，求出所述触发电路的输出信号的逻辑发生翻转的输出翻转率的单元；基于所述信号传输时间、动作时钟周期以及所述触发电路的所述输出翻转率，计算LSI电路的软错误率的单元；在预先规定的软错误率与所述LSI电路的软错误率相比更小时，在所述最长信号传输时间不变的范围内改变所述LSI电路的单元，从而能够解决上述问题。