[发明专利]位串行数据流中的干扰抑制

说明书

技术领域

本发明涉及干扰抑制，特别是对基于帧的位(bit)串行数据流中的杂散谱线(spurious spectral line)的抑制。 

背景技术

例如，在数字无线电的设计中，有大量的具有高速、高分辨率数字数据的信号路径。典型的例子是：(a)从ADC(模拟数字转换器)至随后的DSP(数字信号处理器)；(b)使用在无线电发射机中的从DSP至DAC(数字模拟转换器)；(c)在无线电基站DSP之间；(d)在无线电基站子系统之间，例如在不同的板之间。 

减少ASIC(专用集成电路)、FPGA(现场可编程门阵列)、ADC和DAC之间的路由数量是值得做的。为了做到这一点，DSP和数据转换器部件正向使用位串行迁移，而不是位并行数字接口。一些好处是： 

-ADC/DAC和ASIC之间的数字接口导致总线线路数量大量减少，从而减少信号路由占用的板空间。 

-大幅度地减少每一组件输入/输出管脚的数量可以在单个封装中整合更多的功能，从而进一步减少板空间。一个例子是二/四/八进制的ADC/DAC。这也在理论上使得大量的数字信号路径在由管脚数限制之前能够由单个ASIC处理。 

-位串行接口可以使用任何可用的电气标准，例如LVDS(低电压差分信号)和CML(电流模式逻辑)或定制的技术。可用的编码标准，例如8b/10b编码可能会使用或不必使用，并且时钟可能会或不必嵌入到数据位流(对于特高位率，例如超过1Gb/s，嵌入的时钟/同步通常优于与数据并行的额外时钟线)。 

具有嵌入的时钟/同步的位串行通道的缺点是帧标记位或位模式必须插入到传输以标记传输帧的起始和/或终止。这样的起始/终止标记的重复特性产生杂散谱线k*f_b/n，其中f_b是位串行通道的位率，n是以位传输的帧长，而k是整数。最终的结果是这些杂散谱线可能导致不希望的干扰。 

发明内容

本发明的目标是利用帧标记抑制位串行数据流中的杂散谱线。 

这一目标能够根据本发明而实现。 

简单地说，本发明是基于随机化帧标记的部分以消除重复的标记模式并使另一部分和随机化的部分相关的思想。这样，源自这些模式的杂散谱线被转换成宽频带噪声。结果是，没有特别的频率成分在频谱中占主导地位，这降低了干扰。由于在每一帧标记的各部分之间的相关性，接收到的数据流可以容易地在接收端同步，而不必知道在发送端使用的随机化算法。 

附图说明

本发明连同其进一步的目标和优点最好通过参考以下说明并连同附图理解，其中： 

图1是一种涉及位串行接口的应用的一个例子； 

图2是一种涉及位串行接口的应用的另一个例子； 

图3是一种涉及位串行接口的应用的另一个例子； 

图4是一种涉及位串行接口的应用的另一个例子； 

图5示出一种典型的位串行数据流的格式； 

图6是示出常规位串行接口的原理的框图； 

图7示出由图6中的接口产生的典型位串行数据流的频谱的基本特性； 

图8是根据本发明的位串行接口的发送端的第一实施例的框图； 

图9示出根据本发明的提供有随机化标记的位串行数据流的第一实施例； 

图10示出根据本发明的提供有随机化标记的位串行数据流的第二实施例； 

图11示出根据本发明的提供有随机化帧标记的位串行数据流的帧同步的原理； 

图12是根据本发明的一种用于同步提供有随机化帧标记的位串行数据流的装置的第一实施例； 

图13是根据本发明的一种用于同步提供有随机化帧标记的位串行数据流的装置的第二实施例； 

图14是根据本发明的位串行接口的发送端的另一实施例的框图； 

图15是示出根据本发明的抑制方法的一个实施例的流程图；和 

图16是根据本发明的同步方法的一个实施例的流程图。 

具体实施方式

详细描述本发明之前，一些位(bit)串行接口的应用将参考图1-4描述。 

图1是位串行接口的应用的一个例子。在这种情况下，模拟RF(射频)信号由RF级接收，并在那里由ADC数字化(直接在RF或在向下转换到中频或基带后)。通常，ADC经由实线箭头表示的位并行接口连接到DSP。原因是ADC并行输送数字样本的位。然而，如前所述，目前的趋势是用位串行接口取代位并行接口。