[发明专利]接收装置、误差检测电路以及接收方法

权利要求书

1.一种接收装置，用于接收正交频分复用的信号，其特征在于，上述接收装置具有： 

使接收信号延迟1个有效符号期间的延迟部； 

根据上述接收信号和延迟后的上述接收信号之积来计算相关信号的相关处理部； 

计算上述相关信号的积分值的积分处理部； 

对接收装置内部的符号开始定时之前的规定期间内的上述积分值进行累加的第1累加部； 

对上述符号开始定时之后的上述规定期间内的上述积分值进行累加的第2累加部；以及 

生成将上述第1累加部的第1加法结果和上述第2累加部的第2加法结果的差值用上述第1加法结果和上述第2加法结果之和归一化而成的误差信号的误差信号生成部。 

2.根据权利要求1所述的接收装置，其特征在于，上述接收装置还具有： 

误差检测控制信号生成部，其生成使上述第1累加部在上述符号开始定时之前的上述规定期间执行累加、使上述第2累加部在上述符号开始定时之后的上述规定期间执行累加的控制信号。 

3.根据权利要求2所述的接收装置，其特征在于， 

上述第1累加部和上述第2累加部分别具有：根据上述控制信号选择上述积分值或零的任意一者进行输出的选择电路；保持累加结果的保持电路；以及将上述保持电路的值和来自上述选择电路的输出值相加后输入到上述保持电路的加法器。 

4.根据权利要求1所述的接收装置，其特征在于， 

上述规定期间的长度是保护间隔长度。 

5.一种误差检测电路，用于检测正交频分复用的接收信号的符号定时和接收装置内部的符号定时的误差，其特征在于，上述误差检测电路 具有： 

对根据上述接收信号和使上述接收信号延迟1个有效符号期间后的延迟信号之积计算出的相关信号的、上述接收装置内部的符号开始定时之前的规定期间内的积分值进行累加的第1累加部； 

对上述相关信号的、上述接收装置内部的上述符号开始定时之后的上述规定期间内的积分值进行累加的第2累加部；以及 

生成将上述第1累加部的第1加法结果和上述第2累加部的第2加法结果的差值用上述第1加法结果和上述第2加法结果之和归一化而成的误差信号的误差信号生成部。 

6.根据权利要求5所述的误差检测电路，其特征在于，

上述第1累加部和上述第2累加部被输入使上述第1累加部在上述符号开始定时之前的上述规定期间执行累加、使上述第2累加部在上述符号开始定时之后的上述规定期间执行累加的控制信号。

7.根据权利要求6所述的误差检测电路，其特征在于，

上述第1累加部和上述第2累加部分别具有：根据上述控制信号选择上述积分值或零的任意一者进行输出的选择电路；保持累加结果的保持电路；以及将上述保持电路的值和来自上述选择电路的输出值相加后输入到上述保持电路的加法器。

8.根据权利要求5所述的误差检测电路，其特征在于，

上述误差信号生成部具有：运算上述差值的减法器；将上述第1加法结果和上述第2加法结果相加的加法器；以及将上述差值除以上述加法器的运算结果的除法器。

9.根据权利要求5所述的误差检测电路，其特征在于，

上述规定期间的长度是保护间隔长度。

10.一种接收方法，用于接收正交频分复用的信号，其特征在于， 

使接收信号延迟1个有效符号期间， 

根据上述接收信号和延迟后的上述接收信号之积来计算相关信号， 

计算上述相关信号的积分值， 

通过第1累加部对接收装置内部的符号开始定时之前的规定期间内 的上述积分值进行累加， 

通过第2累加部对上述符号开始定时之后的上述规定期间内的上述积分值进行累加， 

生成将上述第1累加部的第1加法结果和上述第2累加部的第2加法结果的差值用上述第1加法结果和上述第2加法结果之和归一化而成的误差信号。 

11.根据权利要求10所述的接收方法，其特征在于， 

根据控制信号，使上述第1累加部在上述符号开始定时之前的上述规定期间执行累加，使上述第2累加部在上述符号开始定时之后的上述规定期间执行累加。