[发明专利]半导体器件及该半导体器件的制造方法有效
申请号: | 200580052349.9 | 申请日: | 2005-12-19 |
公开(公告)号: | CN101341591A | 公开(公告)日: | 2009-01-07 |
发明(设计)人: | 铃木贵志;小泽清 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/76;H01L27/08;H01L27/092;H01L29/78 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件,其特征在于,具有
半导体衬底、
形成在所述半导体衬底的有源区域、
以包围所述有源区域的周围的方式形成的槽,而且,
在所述槽内填埋有第一材料及第二材料的组合,其中,所述第一材料使 所述有源区域产生拉伸变形,所述第二材料使所述有源区域产生压缩变形, 根据有源区域的栅电极长度方向的宽度或相邻的有源区域之间的距离,来决 定所述第一材料和所述第二材料的组合比例,从而产生所述拉伸变形和所述 压缩变形。
2.如权利要求1所述的半导体器件,其特征在于,
环形区域配置在所述槽内,以此实现了所述第一材料及所述第二材料的 所述组合,
所述环形区域配置有所述第一材料或所述第二材料,并且包围所述有源 区域的周围。
3.如权利要求1所述的半导体器件,其特征在于,所述第一材料是膨胀 系数比构成所述有源区域的材料小的绝缘材料,所述第二材料是膨胀系数比 构成所述有源区域的材料大的绝缘材料。
4.一种半导体器件的制造方法,其特征在于,包括:
在半导体衬底上形成用于分离有源区域的槽的工序;
在所述槽的一部分内沉积第一材料的工序,所述第一材料使所述有源区 域产生拉伸变形;
沉积第二材料来填埋所述槽的另外一部分的工序,所述第二材料使所述 有源区域产生压缩变形;
在所述有源区域上形成MOS晶体管的工序;
接着,对所述半导体衬底的表面进行平坦化处理的工序;
根据有源区域的栅电极长度方向的宽度或相邻的有源区域之间的距离, 来决定用于填埋所述槽的所述第一材料和所述第二材料的组合比例,从而产 生所述拉伸变形和所述压缩变形。
5.如权利要求4所述的半导体器件,其特征在于,与连接MOS晶体管 的源极区域和漏极区域的方向平行的所述槽的部分的宽度,不同于与MOS 晶体管的栅电极长度方向平行的所述槽的部分的宽度。
6.一种半导体器件,其特征在于,具有
形成有N型MOS晶体管的第一有源区域、
形成有P型MOS晶体管的第二有源区域、
包围所述第一有源区域的周围的第一槽、
包围所述第二有源区域的周围的第二槽,并且,
所述N型MOS晶体管和所述P型MOS晶体管形成为,所述N型MOS 晶体管的栅电极的长度方向和所述P型MOS晶体管的栅电极的长度方向垂 直相交,
在所述第一槽及所述第二槽内填埋有第一材料及第二材料的组合,使得 能够根据所述有源区域的栅电极长度方向的宽度而使所述有源区域产生变 形,其中,所述第一材料用于产生拉伸变形,所述第二材料用于产生压缩变 形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200580052349.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造