[发明专利]产生输出时钟以锁住模拟输入信号的时钟回复电路及方法有效
| 申请号： | 200610002285.8 | 申请日： | 2006-01-27 |
| 公开（公告）号： | CN1815891A | 公开（公告）日： | 2006-08-09 |
| 发明（设计）人： | 汪炳颖 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 产生 输出 时钟 锁住 模拟 输入 信号 回复 电路 方法 | ||
【说明书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610002285.8/2.html，转载请声明来源钻瓜专利网。
- 上一篇：盘设备的寻道错误重试方法以及盘设备
- 下一篇：用于制造阀座及阀的方法
