[发明专利]基于FPGA设计的快速自适应消噪模块

说明书

技术领域

本发明涉及数字滤波设备领域，尤其是一种基于FPGA设计的快速自适应消噪模块。

背景技术

现场可编程门阵列(FPGA，英文为Field Programmable Gate Array)是作为专用集成电路(ASIC)的一种半定制电路而出现，它既解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点，因此，现场可编程门阵列(FPGA)芯片得到了广泛的应用。目前，一些研究人员开始使用FPGA芯片开发LMS数字滤波器产品，但是现有的技术主要集中于如何在一定的误差范围内减少对FPGA芯片资源的占用，而没有考虑LMS滤波器的通用性问题。这样使得对不同类型的信号处理都要由具有专业知识的人员操作并使用比较烦琐的算法来算出合适的滤波器参数，由于该信号易受噪声干扰，其预先设定的滤波器参数不一定都适合，即使对同一类信号的处理也是如此。这种采用预先设置参数的方法，不能对一些噪声及干扰信号进行实时调整，从而导致滤波器性能的下降。特别是，这种方法对于从很微弱的信号中检测出所需要的信号更是难以实现，而且，没有基于FPGA设计的自适应噪声消除器。

发明内容

本发明的在于克服现有技术的不足，提出一种可以实时自动调整滤波器参数、能够从很微弱的信号中提取有效信号的基于FPGA设计的快速自适应消噪模块。

本发明解决其技术问题是采取以下技术方案实现的：

该基于FPGA设计的快速自适应消噪模块，其特征在于：由信号转换电路、μ值计算电路、LMS滤波器电路及输出调整电路构成，原始信号s(n)及噪声输入r(n)分别连接到信号转换电路的两个输入端，信号转换电路输出的幅值调整后的输入信号s1(n)和参考信号r1(n)分别连接到LMS滤波器两个输入端，参考信号r1(n)还与μ值计算电路的输入端相连接，μ值计算电路输出的μ值连接到LMS滤波器的第三个输入端，LMS滤波器的输出信号y(n)连接到输出调整电路的一个输入端，该输出调整电路的另一个输入端与信号转换电路的调整信号m相连接，其输出端输出去除噪声的信号Y(n)。

而且，所述的信号转换电路包括原始信号转换电路及噪声信号转换电路，其中原始信号转换电路由比较器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次连接构成，原始信号s(n)分别连接到比较器(1)的一个输入端和除法器(1)的被除数端，寄存器(1)的输出端还与比较器(1)的另一个输入端相连接，寄存器(2)输出转换后的输入信号s1(n)；噪声信号转换电路由比较器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次连接构成，噪声输入r(n)分别连接到比较器(2)的一个输入端和除法器(2)的被除数端、寄存器(3)的输出端还分别与比较器(2)的另一个输入端及整数乘法器(1)的一个输入端相连接，移位寄存器(2)的另一个输出端与整数乘法器(1)的另一个输入端相连接，寄存器(4)输出转换后的参考信号r1(n)，整数乘法器(1)调整信号m。

而且，所述的μ值计算电路由寄存器(5-8)、小数乘法器(1-5)、小数加法器(1-4)、除法器(3)及整数乘法器(2)构成实现LMS滤波器参数μ值的计算，该μ值计算公式如下：

μ＝a/[r1²(n)+r1²(n-1)+r1²(n-2)+r1²(n-3)+r1²(n-4)]

其中：a是一个常数，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分别代表n、n-1、n-2、n-3、n-4时刻输入到LMS滤波器的参考信号。

而且，所述的LMS滤波器电路由寄存器(9-18)、小数乘法器(6-15)、小数加法器(5-14)、反相器及整数乘法器(3)构成实现LMS滤波器y(n)信号的计算与输出，y(n)信号的计算公式如下：

y(n)＝s1(n)-[W₀(n)r1(n)+W₁(n)r1(n-1)+W₂(n)r1(n-2)

+W₃(n)r1(n-3)+W₄(n)r1(n-4)]